[發(fā)明專利]具有低延時(shí)的錯(cuò)誤校正碼ECC解碼器

在審

• 申請(qǐng)?zhí)枺?/td>: 202010585264.3
• 申請(qǐng)日: 2020-06-24
• 公開（公告）號(hào): CN112311403A
• 公開（公告）日: 2021-02-02
• 發(fā)明（設(shè)計(jì)）人: 申原圭
• 申請(qǐng)（專利權(quán)）人: 愛思開海力士有限公司
• 主分類號(hào): H03M13/15
• 分類號(hào): H03M13/15
• 代理公司: 北京弘權(quán)知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11363
• 代理人: 許偉群;阮愛青

1.一種錯(cuò)誤校正碼ECC解碼器，包括：

校驗(yàn)子計(jì)算塊，被配置成執(zhí)行用于從碼字生成校驗(yàn)子的校驗(yàn)子計(jì)算以及輸出所述校驗(yàn)子；以及

路徑控制器，被配置成輸出經(jīng)由第一路徑、第二路徑和第三路徑傳送的數(shù)據(jù)，

其中，所述第一路徑是用于在通過所述校驗(yàn)子計(jì)算而檢測到?jīng)]有錯(cuò)誤時(shí)將所述碼字傳送到所述路徑控制器的路徑，

其中，所述第二路徑包括單個(gè)錯(cuò)誤解碼邏輯電路，并且所述單個(gè)錯(cuò)誤解碼邏輯電路在通過所述校驗(yàn)子計(jì)算而檢測到所述碼字的單個(gè)錯(cuò)誤時(shí)校正所述單個(gè)錯(cuò)誤以將被校正的碼字經(jīng)由所述第二路徑傳送到所述路徑控制器，以及

其中，所述第三路徑包括多個(gè)錯(cuò)誤解碼邏輯電路，并且所述多個(gè)錯(cuò)誤解碼邏輯電路在通過所述校驗(yàn)子計(jì)算而檢測到所述碼字的至少兩個(gè)錯(cuò)誤時(shí)校正所述至少兩個(gè)錯(cuò)誤以將被校正的碼字傳送到所述路徑控制器。

2.如權(quán)利要求1所述的ECC解碼器，還包括：

快速路徑控制器，被配置成接收所述碼字并且被配置成響應(yīng)于控制信號(hào)而經(jīng)由所述第一路徑將所述碼字傳送到所述路徑控制器。

3.如權(quán)利要求2所述的ECC解碼器，其中，所述控制信號(hào)被配置成在從所述校驗(yàn)子計(jì)算塊中的所述校驗(yàn)子計(jì)算的結(jié)果中檢測到?jīng)]有錯(cuò)誤時(shí)從所述校驗(yàn)子計(jì)算塊輸入到所述快速路徑控制器。

4.如權(quán)利要求1所述的ECC解碼器，其中，所述路徑控制器被配置成以與經(jīng)由所述第一路徑至所述第三路徑傳送數(shù)據(jù)相同的順序來輸出所述數(shù)據(jù)。

5.如權(quán)利要求1所述的ECC解碼器，

其中，所述多個(gè)錯(cuò)誤解碼邏輯電路被配置成使用識(shí)別錯(cuò)誤位置和錯(cuò)誤量的錯(cuò)誤位置/量多項(xiàng)式來校正錯(cuò)誤；以及

其中，所述多個(gè)錯(cuò)誤解碼邏輯電路被配置成在所述錯(cuò)誤位置/量多項(xiàng)式的計(jì)算期間檢測不可校正錯(cuò)誤候選者。

6.如權(quán)利要求5所述的ECC解碼器，還包括：

第四路徑和第五路徑，所述第四路徑和所述第五路徑將所述多個(gè)錯(cuò)誤解碼邏輯電路連接到所述路徑控制器，

其中，所述第四路徑被配置成在所述錯(cuò)誤位置/量多項(xiàng)式的計(jì)算期間沒有檢測到所述不可校正錯(cuò)誤候選者時(shí)將數(shù)據(jù)從所述多個(gè)錯(cuò)誤解碼邏輯電路直接傳送到所述路徑控制器，以及

其中，所述第五路徑被配置成在所述錯(cuò)誤位置/量多項(xiàng)式的計(jì)算期間檢測到所述不可校正錯(cuò)誤候選者時(shí)經(jīng)由不可校正錯(cuò)誤檢測器UED將數(shù)據(jù)從所述多個(gè)錯(cuò)誤解碼邏輯電路傳送到所述路徑控制器。

7.如權(quán)利要求6所述的ECC解碼器，其中，所述UED被配置成對(duì)所述多個(gè)錯(cuò)誤解碼邏輯電路的輸出數(shù)據(jù)和所述碼字逐比特位執(zhí)行異或運(yùn)算，以辨別所述碼字是否包括不可校正錯(cuò)誤。

8.如權(quán)利要求1所述的ECC解碼器，其中，所述多個(gè)錯(cuò)誤解碼邏輯電路包括：

關(guān)鍵方程求解器KES塊，被配置成從所述校驗(yàn)子計(jì)算塊接收校驗(yàn)子并且被配置成計(jì)算并輸出識(shí)別錯(cuò)誤位置和錯(cuò)誤量的錯(cuò)誤位置/量多項(xiàng)式；以及

Chien檢索和誤符評(píng)估器CSEE塊，被配置成確定所述錯(cuò)誤位置/量多項(xiàng)式的解以校正錯(cuò)誤。

9.如權(quán)利要求8所述的ECC解碼器，其中，所述KES塊包括：

多個(gè)KES級(jí)，被配置成級(jí)聯(lián)，其中所述多個(gè)KES級(jí)中的每個(gè)KES級(jí)被配置成計(jì)算并輸出所述錯(cuò)誤位置/量多項(xiàng)式；以及

KES路徑控制器，被配置成接收從所述多個(gè)KES級(jí)輸出的所述錯(cuò)誤位置/量多項(xiàng)式并且被配置成以與所述錯(cuò)誤位置/量多項(xiàng)式被輸入到所述KES路徑控制器相同的順序來輸出所述錯(cuò)誤位置/量多項(xiàng)式，

其中，所述多個(gè)KES級(jí)中的每個(gè)KES級(jí)被配置成在計(jì)算所述錯(cuò)誤位置/量多項(xiàng)式以提供識(shí)別出的錯(cuò)誤位置和識(shí)別出的錯(cuò)誤量時(shí)將所述錯(cuò)誤位置/量多項(xiàng)式直接傳送到所述KES路徑控制器。