[發明專利]多電平輸出驅動電路及方法

在審

• 申請號: 202010583730.4
• 申請日: 2020-06-23
• 公開（公告）號: CN113839654A
• 公開（公告）日: 2021-12-24
• 發明（設計）人: 孔明杰;申雄杰
• 申請（專利權）人: 深圳市中興微電子技術有限公司
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 潘登

1.一種多電平輸出驅動電路，其特征在于，包括：

信號選擇模塊，設置為根據外部輸入的信號選擇輸出相應通道的待傳輸信號；

權重生成模塊，設置為根據輸出眼圖的權重，生成權重數據；其中，所述輸出眼圖的權重和所述權重數據均為多位二進制數據；

系數傳遞模塊，設置為根據所述權重數據，對所述待傳輸信號進行權重控制，生成包含權重信息的數據；

權重調整及數據輸出模塊，設置為根據權重調整控制數據、所述待傳輸信號和所述包含權重信息的數據，進行權重調整與脈沖幅度調制計算，生成四級脈沖幅度調制數據PAM4。

2.根據權利要求1所述的多電平輸出驅動電路，其特征在于，所述待傳輸信號包括高位傳輸信號MSB和低位傳輸信號LSB；

所述包含權重信息的數據包括包含權重信息的高位數據MSBm:1和包含權重信息的低位數據LSBm:1，m為自然數，且m≥7。

3.根據權利要求2所述的多電平輸出驅動電路，其特征在于，所述權重調整及數據輸出模塊包括：

高位權重調整模塊，設置為根據所述MSB和所述權重調整控制數據adjn:1，生成高位權重調整碼值；其中，n為正整數；

低位權重調整模塊，設置為根據所述LSB和所述權重調整控制數據adjn:1，生成低位權重調整碼值；

高位求和模塊，設置為將所述高位權重調整碼值與0重組得到m bits高位權重調整數據；且將所述MSBm:1與所述高位權重調整數據求和，得到高位調整信號msbm:1；

低位求和模塊，設置為將所述低位權重調整碼值與0重組得到m bits低位權重調整數據；且將所述LSBm:1與所述低位權重調整數據求和，得到低位調整信號lsbm:1；

輸出求和模塊，設置為將所述msbm:1和所述lsbm:1求和，得到所述PAM4。

4.根據權利要求3所述的多電平輸出驅動電路，其特征在于，n＝1；

所述高位權重調整模塊包括第一與門，所述第一與門的第一輸入端接入權重調整控制數據adj，所述第一與門的第二輸入端接入所述MSB，所述第一與門的輸出端輸出高位權重調整碼值a；

所述低位權重調整模塊包括第二與門，所述第二與門的第一輸入端接入權重調整控制數據adj，所述第二與門的第二輸入端接入所述LSB，所述第二與門的輸出端輸出低位權重調整碼值b。

5.根據權利要求4所述的多電平輸出驅動電路，其特征在于，

所述高位求和模塊的第一輸入端接入所述MSBm:1，所述高位求和模塊的第二輸入端接入所述高位求和模塊的輸出端輸出所述msbm:1；

所述低位求和模塊的第一輸入端接入所述LSBm:1，所述低位求和模塊的第二輸入端接入所述低位求和模塊的輸出端輸出所述lsbm:1；

所述輸出求和模塊的第一輸入端接入所述msbm:1，所述輸出求和模塊的第二輸入端接入所述lsbm:1，所述輸出求和模塊設置為將所述lsbm:1除2后與所述msbm:1進行全加求和，得到所述PAM4。

6.根據權利要求4所述的多電平輸出驅動電路，其特征在于，

所述高位求和模塊的第一輸入端接入所述MSBm:1，所述高位求和模塊的第二輸入端接入所述高位求和模塊的輸出端輸出所述msbm:1；

所述低位求和模塊的第一輸入端接入LSBm，LSBm:1，所述低位求和模塊的第二輸入端接入所述低位求和模塊設置為將所述LSBm:1除2后與求和，在所述低位求和模塊的輸出端輸出所述lsbm:1；

所述輸出求和模塊的第一輸入端接入所述msbm:1，所述輸出求和模塊的第二輸入端接入所述lsbm:1，所述輸出求和模塊設置為將所述lsbm:1與所述msbm:1進行全加求和，得到所述PAM4。