[發(fā)明專利]一種電路老化時(shí)序分析方法及系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 202010583391.X
• 申請(qǐng)日: 2020-06-23
• 公開（公告）號(hào): CN111737938A
• 公開（公告）日: 2020-10-02
• 發(fā)明（設(shè)計(jì)）人: 吳玉平;陳嵐
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院微電子研究所
• 主分類號(hào): G06F30/3312
• 分類號(hào): G06F30/3312;G06F119/04
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 周天宇

本公開提供了一種電路老化時(shí)序分析方法，包括：S1，獲取電路中同構(gòu)路徑；S2，對(duì)同構(gòu)路徑進(jìn)行分析，以獲得同構(gòu)路徑的工作狀態(tài)；S3，獲得工作狀態(tài)對(duì)延時(shí)的影響大小，并根據(jù)影響大小對(duì)同構(gòu)路徑按預(yù)設(shè)規(guī)則進(jìn)行排序；S4，對(duì)部分同構(gòu)路徑進(jìn)行時(shí)序分析，對(duì)另一部分同構(gòu)路徑復(fù)用已進(jìn)行時(shí)序分析的時(shí)序分析結(jié)果。另一方面，本公開還提供了一種電路老化時(shí)序分析系統(tǒng)。本公開中的方案根據(jù)工作狀態(tài)對(duì)路徑延時(shí)的影響大小對(duì)同構(gòu)的路徑進(jìn)行排序，根據(jù)路徑的排序僅對(duì)部分路徑進(jìn)行時(shí)序分析，對(duì)其他未進(jìn)行時(shí)序分析的部分路徑復(fù)用已進(jìn)行時(shí)序分析的路徑的時(shí)序分析結(jié)果，在確保時(shí)序分析精度的基礎(chǔ)上提供了集成芯片的時(shí)序分析速度。

技術(shù)領(lǐng)域

本公開涉及電路時(shí)序分析技術(shù)領(lǐng)域，尤其涉及一種電路老化時(shí)序分析方法及系統(tǒng)。

背景技術(shù)

傳統(tǒng)加速SoC時(shí)序分析的方法之一是檢測(cè)同構(gòu)路徑，即對(duì)兩條或多條路徑上各自的電路單元及電路單元相互之間的連接關(guān)系所構(gòu)成的圖G(V，E)檢測(cè)他們是否同構(gòu)的，對(duì)同構(gòu)的若干條路徑僅對(duì)其中一條路徑進(jìn)行時(shí)序分析，同構(gòu)的其余路徑復(fù)用其中一條路徑的時(shí)序分析結(jié)果。器件老化對(duì)電路時(shí)序影響可忽略，且實(shí)際工作電壓一致時(shí)，這種同構(gòu)檢測(cè)同構(gòu)路徑，復(fù)用其中一條路徑時(shí)序分析結(jié)果的是分析加速方法是可行的。隨著集成電路工藝特征尺寸的縮小，器件老化明顯，對(duì)路徑時(shí)序的影響不可忽略，且對(duì)于結(jié)構(gòu)和連接關(guān)系同構(gòu)的不同路徑，因其工作歷史過程上輸入信號(hào)的高低電平分布不同等原因?qū)е峦瑯?gòu)的不同路徑上對(duì)應(yīng)的若干器件的受壓和恢復(fù)的歷史不一致，因此在同一時(shí)間點(diǎn)上原本對(duì)應(yīng)相同的器件處于不同的老化狀態(tài)，使得這些同構(gòu)的路徑呈現(xiàn)不同的時(shí)序，因而使得現(xiàn)有同構(gòu)檢測(cè)同構(gòu)路徑、復(fù)用一條路徑時(shí)序分析結(jié)果的時(shí)序分析加速方法變得不可行。對(duì)于寬可變電壓工作的電路，電路在較高電壓下工作所導(dǎo)致的老化累積對(duì)電路切換到低電壓、特別是亞閾值電壓工作時(shí)的時(shí)序有很顯著的影響，現(xiàn)有的這種時(shí)序分析加速方法會(huì)導(dǎo)致明顯的誤差甚至?xí)r序分析錯(cuò)誤。電路在較高電壓工作時(shí)，器件工作在超閾值區(qū)，電源線上的IR壓降導(dǎo)致電路單元實(shí)際工作電壓與設(shè)計(jì)工作電壓的偏移對(duì)電路單元的延時(shí)偏差影響很小，因?yàn)槠骷ぷ髟贗ds-Vds關(guān)系曲線的飽和區(qū)，該區(qū)域的電流隨Vds的增加而呈微小的線性變化。電路在較低電壓、特別是亞閾值工作時(shí)，器件工作在亞閾值區(qū)，電源線上的IR壓降導(dǎo)致電路單元實(shí)際工作電壓與設(shè)計(jì)工作電壓的偏移盡管很小，但對(duì)電路單元的延時(shí)偏差影響顯著，因?yàn)槠骷ぷ髟贗ds-Vgs關(guān)系曲線的亞閾值區(qū)，該區(qū)域的電流與工作電壓呈指數(shù)變化關(guān)系。因此，現(xiàn)有這種同構(gòu)檢測(cè)同構(gòu)路徑，復(fù)用其中一條路徑時(shí)序分析結(jié)果的分析加速方法因電源線上的IR壓降不同導(dǎo)致不同路徑上的電路單元實(shí)際工作電壓不同，這種實(shí)際工作電壓差異導(dǎo)致低電壓工作路徑延時(shí)差異顯著增大，現(xiàn)有的這種時(shí)序分析加速方法會(huì)導(dǎo)致明顯的誤差甚至?xí)r序分析錯(cuò)誤。

發(fā)明內(nèi)容

(一)要解決的技術(shù)問題

本公開提供了一種電路老化時(shí)序分析方法及系統(tǒng)，至少解決以上技術(shù)問題。

(二)技術(shù)方案

本公開提供了一種電路老化時(shí)序分析方法，包括：S1，獲取電路中同構(gòu)路徑；S2，對(duì)同構(gòu)路徑進(jìn)行分析，以獲得同構(gòu)路徑的工作狀態(tài)；S3，獲得工作狀態(tài)對(duì)延時(shí)的影響大小，并根據(jù)影響大小對(duì)同構(gòu)路徑按預(yù)設(shè)規(guī)則進(jìn)行排序；S4，對(duì)部分同構(gòu)路徑進(jìn)行時(shí)序分析，對(duì)另一部分同構(gòu)路徑復(fù)用已進(jìn)行時(shí)序分析的時(shí)序分析結(jié)果。

可選地，步驟S2包括：對(duì)電路進(jìn)行IR分析，以獲得每一時(shí)序路徑上每一電路單元的實(shí)際工作電壓；和/或?qū)﹄娐愤M(jìn)行熱力分析，以獲得每一時(shí)序路徑上每一電路單元的每一器件的實(shí)際工作溫度；和/或?qū)﹄娐愤M(jìn)行邏輯仿真分析，以獲得每一器件的特征參數(shù)，進(jìn)而獲得電路設(shè)計(jì)工作壽命時(shí)間點(diǎn)器件的老化狀態(tài)，其中，特征參數(shù)包括器件控制信號(hào)的頻率、時(shí)間占空比、高電平所對(duì)應(yīng)的電壓值。

可選地，獲得工作狀態(tài)對(duì)延伸的影響大小包括：獲得實(shí)際工作電壓偏離設(shè)計(jì)工作電壓所導(dǎo)致的延時(shí)漂移；和/或獲得實(shí)際工作溫度偏離設(shè)計(jì)工作溫度所導(dǎo)致的延時(shí)漂移；和/或獲得器件老化偏離器件0老化所導(dǎo)致的延時(shí)漂移。

可選地，預(yù)設(shè)規(guī)則包括從小到大或從大到小。