[發明專利]PMOS輸出功率管的低壓差穩壓器

在審

• 申請號: 202010578681.5
• 申請日: 2020-06-23
• 公開（公告）號: CN111650987A
• 公開（公告）日: 2020-09-11
• 發明（設計）人: 羅可欣
• 申請（專利權）人: 上海安路信息科技有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 上海恒銳佳知識產權代理事務所(普通合伙) 31286
• 代理人: 黃海霞

1.一種PMOS輸出功率管的低壓差穩壓器，其特征在于，包括：

低壓差穩壓單元，包括誤差放大電路、第一PMOS管和反饋網絡，所述誤差放大電路的輸出端與所述第一PMOS管的柵極連接，所述誤差放大電路的輸入端與所述反饋網絡的輸出端連接，所述第一PMOS管的源極接輸入電壓，所述第一PMOS管的漏極與所述反饋網絡的輸入端連接，所述反饋網絡的接地端接地；

電流檢測單元，包括第二PMOS管，所述第二PMOS管的柵極與所述誤差放大電路的輸出端和所述第一PMOS管的柵極連接，所述第二PMOS管的源極接輸入電壓；

其中，所述誤差放大電路包括誤差放大器或誤差放大調整電路中的一種，

當所述誤差放大電路為所述誤差放大器時，所述電流檢測單元的輸出端與所述反饋網絡的輸出端連接；

當所述誤差放大電路為所述誤差放大器時，所述PMOS輸出功率管的低壓差穩壓器還包括參考電壓調整電路，所述參考電壓調整電路的輸出端與所述誤差放大器的輸入端連接，所述參考電壓調整電路的輸入端與所述電流檢測單元的輸出端連接；

當所述誤差放大電路為誤差放大調整電路時，所述電流檢測單元的輸出端與所述誤差放大調整電路的輸入端連接。

2.根據權利要求1所述的PMOS輸出功率管的低壓差穩壓器，其特征在于，所述電流檢測單元還包括第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管和第三NMOS管，所述第三PMOS管的源極與所述第二PMOS管的漏極連接，所述第三PMOS管的柵極與所述第四PMOS管的柵極連接，所述第三PMOS管的漏極與所述第二NMOS管的漏極連接，所述第二NMOS管的柵極與所述第一NMOS管的柵極和所述第三NMOS管的柵極連接，所述第四PMOS管的源極與所述第一PMOS管的漏極連接，所述第四PMOS管的漏極與所述第三NMOS管的漏極連接，所述第一NMOS管、所述第二NMOS管和所述第三NMOS管的源極均接地，且所述第四PMOS管的柵極和漏極短接，所述第二NMOS管的柵極和漏極短接。

3.根據權利要求2所述的PMOS輸出功率管的低壓差穩壓器，其特征在于，所述第二NMOS管寬長比系數和所述第三NMOS管寬長比系數的比例與所述第三PMOS管寬長比系數和所述第四PMOS管寬長比系數的比例相同。

4.根據權利要求1或2所述的PMOS輸出功率管的低壓差穩壓器，其特征在于，所述參考電壓調整電路包括第三電阻和第四電阻，所述第三電阻的一端與輸入電壓和所述誤差放大器的輸入端連接，所述第三電阻的另一端與所述第四電阻的一端和所述電流檢測單元的輸出端連接，所述第四電阻的另一端接地。

5.根據權利要求1或2所述的PMOS輸出功率管的低壓差穩壓器，其特征在于，所述誤差放大調整電路包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第四NMOS管和第五NMOS管，所述第五PMOS管的源極和所述第六PMOS管的源極連接，所述第五PMOS管的柵極接參考電壓，所述第五PMOS管的漏極通過第一線與所述電流檢測單元的輸出端連接，所述第六PMOS管的源極接輸入電壓，所述第六PMOS管的柵極與所述反饋網絡的輸出端連接，所述第六PMOS管的漏極與所述第五NMOS管的源極連接，所述第五NMOS管的源極接地，所述第五NMOS管的柵極與所述第四NMOS管的柵極連接，所述第四NMOS管的源極與所述第一線連接后接地，所述第五NMOS管的漏極與第八PMOS管的漏極和第一PMOS管的柵極連接，所述第八PMOS管的源極接輸入電壓，所述第八PMOS管的柵極與所述第七PMOS管的柵極連接，所述第七PMOS管的源極接輸入電壓，所述第七PMOS管的漏極接所述第四NMOS管的漏極，所述第七PMOS管的柵極和漏極短接。

6.根據權利要求1或2所述的PMOS輸出功率管的低壓差穩壓器，其特征在于，所述誤差放大調整電路包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管和第九NMOS管，所述第五PMOS管的源極和所述第六PMOS管的源極連接，所述第六PMOS管的柵極接參考電壓，所述第五PMOS管的漏極與所述第七NMOS管的漏極連接，所述第七NMOS管的漏極與柵極短接，所述第七NMOS管的柵極與所述第八NMOS管的柵極連接，所述第八NMOS管的漏極與所述第四NMOS管的源極連接，所述第四NMOS管的柵極與所述第五NMOS管的柵極連接，所述第四NMOS管的漏極與所述第七PMOS管的漏極連接，所述第七PMOS管的源極接輸入電壓，所述第七PMOS管的漏極和柵極短接，所述第七PMOS管的柵極與所述第八PMOS管的柵極連接，所述第八PMOS管的源極接輸入電壓，所述第八PMOS管的漏極與第一PMOS管的柵極和所述第五NMOS管的漏極連接，所述第五NMOS管的源極與所述電流檢測單元的輸出端和所述第九NMOS管的漏極連接，所述第九NMOS管的柵極與所述第六NMOS管的柵極連接，所述第六NMOS管的漏極和柵極短接，所述第六NMOS管的漏極與所述第六PMOS管的漏極連接，所述第六PMOS管的柵極與所述反饋網絡的輸出端連接，所述第六NMOS管、所述第七NMOS管、所述第八NMOS管和所述第九NMOS管的源極均接地。