[發(fā)明專利]一種電路可靠性分析方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202010578076.8
• 申請(qǐng)日: 2020-06-23
• 公開（公告）號(hào): CN111898335B
• 公開（公告）日: 2022-07-26
• 發(fā)明（設(shè)計(jì)）人: 王潤(rùn)聲;張作棟;張喆;黃如
• 申請(qǐng)（專利權(quán)）人: 北京大學(xué)
• 主分類號(hào): G06F30/398
• 分類號(hào): G06F30/398;G06F30/33;G06F30/367;G06F119/02
• 代理公司: 北京萬象新悅知識(shí)產(chǎn)權(quán)代理有限公司 11360
• 代理人: 黃鳳茹

本發(fā)明公布了一種電路可靠性分析方法，涉及集成電路可靠性設(shè)計(jì)技術(shù)，首先綜合電路，進(jìn)行路徑分析和計(jì)算工作負(fù)載，獲得關(guān)鍵路徑上每個(gè)邏輯門的輸入條件和負(fù)載條件以及退化程度；再進(jìn)行晶體管級(jí)蒙特卡洛仿真，利用晶體管級(jí)的仿真退化信息，而無需建立電路退化感知標(biāo)準(zhǔn)單元庫，從而使得仿真結(jié)果更準(zhǔn)確，加速電路中節(jié)點(diǎn)的應(yīng)用，且支持統(tǒng)計(jì)靜態(tài)時(shí)序分析。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路可靠性設(shè)計(jì)技術(shù)，尤其涉及一種電路可靠性分析方法。

背景技術(shù)

隨著微電子工藝不斷按比例縮小，可靠性問題越來越嚴(yán)重。在先進(jìn)工藝節(jié)點(diǎn)下，工藝漲落(process variation)和器件老化(transistor aging)給電路的使用壽命帶來了更大的不確定性，使得電路的設(shè)計(jì)裕量越來越小。為了滿足電路的使用壽命要求，需要在設(shè)計(jì)時(shí)加入更大的頻率/電壓保護(hù)帶(guardband)，這樣一來會(huì)降低電路的速度或者增加功耗，使得按比例縮小帶來的收益越來越小。

想要優(yōu)化電路的可靠性設(shè)計(jì)，首先要建立一套可靠性分析的方法，即在設(shè)計(jì)時(shí)就考慮在退化以及工藝漲落的影響下電路的性能。目前，主流的可靠性分析方法如下：

對(duì)于工藝漲落，一般使用設(shè)計(jì)工藝角(design corner)，但是在小尺寸的器件中，導(dǎo)致電路漲落的主要是隨機(jī)漲落而不是系統(tǒng)漲落，所以傳統(tǒng)的設(shè)計(jì)工藝角的定義其實(shí)已經(jīng)失效了，如果還是用設(shè)計(jì)工藝角方法，會(huì)嚴(yán)重高估漲落對(duì)電路的影響從而造成過設(shè)計(jì)(over-design)。

對(duì)于老化，目前大多使用退化感知(aging-aware)的標(biāo)準(zhǔn)單元庫(standard celllibrary)方法，但是，實(shí)際電路中一個(gè)標(biāo)準(zhǔn)單元里的每個(gè)晶體管退化都不一樣，所以一個(gè)完整的退化感知標(biāo)準(zhǔn)單元庫將會(huì)隨著標(biāo)準(zhǔn)單元里的晶體管數(shù)量指數(shù)級(jí)增加，而考慮到目前主流代工廠的標(biāo)準(zhǔn)單元庫已經(jīng)有幾十個(gè)G大小，所以建立完整的退化感知標(biāo)準(zhǔn)單元庫并不現(xiàn)實(shí)，而如果要對(duì)其進(jìn)行簡(jiǎn)化又必定會(huì)增加誤差。另一類方法提出，由于傳統(tǒng)的單元庫是按照查找表(look-up table)的方式建立的，如果能用多變量多項(xiàng)式表示，就能大大減小所需要的存儲(chǔ)。不過，目前還未能證明這種方法的精度可以與查找表的精度相當(dāng)，而且對(duì)于大規(guī)模數(shù)據(jù)進(jìn)行回歸分析和參數(shù)擬合本身就很具有挑戰(zhàn)性。現(xiàn)有傳統(tǒng)方法進(jìn)行時(shí)序分析都是先通過晶體管級(jí)(SPICE級(jí))仿真建立標(biāo)準(zhǔn)單元庫，綜合后再根據(jù)電路網(wǎng)表中每個(gè)邏輯門的輸入條件和負(fù)載條件以及退化程度去單元庫中查表，計(jì)算出路徑的延遲。

可見，現(xiàn)有的電路可靠性仿真技術(shù)難以支持漲落和老化分析，難以支持統(tǒng)計(jì)靜態(tài)時(shí)序分析(statistical static timing analysis)，且精度較低、復(fù)雜度高。

發(fā)明內(nèi)容

為了克服上述現(xiàn)有技術(shù)的不足，本發(fā)明提供一種新的電路可靠性分析方法，是一種基于路徑(path-based)的電路可靠性分析方法，不需要花費(fèi)大量的成本去建立電路中退化感知的標(biāo)準(zhǔn)單元庫，分析精度也高于采用現(xiàn)有的采用標(biāo)準(zhǔn)單元庫進(jìn)行電路可靠性分析的方法，同時(shí)還支持統(tǒng)計(jì)靜態(tài)時(shí)序分析。

本發(fā)明提供的技術(shù)方案是：

一種電路可靠性分析方法，首先綜合電路，進(jìn)行路徑分析和工作負(fù)載計(jì)算，在獲得關(guān)鍵路徑上每個(gè)邏輯門的輸入條件和負(fù)載條件以及退化程度后，再進(jìn)行SPICE級(jí)的蒙特卡洛仿真，無需建立完整的退化感知標(biāo)準(zhǔn)單元庫，而利用SPICE仿真退化信息，仿真結(jié)果更準(zhǔn)確，加速電路中節(jié)點(diǎn)的應(yīng)用，且支持統(tǒng)計(jì)靜態(tài)時(shí)序分析；

具體包括如下步驟：

第一步，根據(jù)綜合后的電路網(wǎng)表，利用路徑選取算法，找出退化后有可能成為關(guān)鍵路徑的多條路徑，稱之為代表性路徑，代表性路徑的數(shù)量可以設(shè)置，如果想要精確地計(jì)算退化后的電路延遲，可以設(shè)置多條路徑；代表性路徑退化后的最長(zhǎng)延遲就是整體電路退化后的最長(zhǎng)延遲；

利用路徑選取算法找出代表性路徑的方法為：

首先，對(duì)路徑進(jìn)行靜態(tài)時(shí)序分析；