[發明專利]具有功能鏈接能力的網絡功能虛擬化平臺

在審

• 申請號: 202010577232.9
• 申請日: 2016-04-27
• 公開（公告）號: CN111752888A
• 公開（公告）日: 2020-10-09
• 發明（設計）人: A·H·瑞比;A·陳;M·J·路易斯;J·張
• 申請（專利權）人: 阿爾特拉公司
• 主分類號: G06F15/173
• 分類號: G06F15/173;G06F9/455;G06F13/28;G06F13/40;H04L12/24
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 袁策

1.一種可編程邏輯器件，包括：

第一硬件加速器，其衍生自并對應于第一軟件功能，其中所述第一硬件加速器經配置以響應于滿足一組條件而對從耦合到所述可編程邏輯器件的外部主處理器接收的數據執行所述第一軟件功能，并且經配置以生成對應的第一輸出數據；以及

第二硬件加速器，其衍生自并對應于第二軟件功能，其中所述第一軟件功能和所述第二軟件功能由所述外部主處理器調用，并且其中所述第二硬件加速器經配置以根據預定的鏈接信號從所述第一硬件加速器接收所述第一輸出數據，經配置以對從所述第一硬件加速器接收的所述第一輸出數據執行所述第二軟件功能，而無需將所述第一輸出數據路由到所述可編程邏輯器件之外，并且經配置以生成對應的第二輸出數據。

2.根據權利要求1所述的可編程邏輯器件，還包括經配置以執行多個不同功能的可編程邏輯。

3.根據權利要求1所述的所述可編程邏輯器件，其中所述可編程邏輯器件經配置以經由快速外圍組件互連(PCIe)總線與所述外部主處理器通信。

4.根據權利要求1所述的所述可編程邏輯器件，其中所述可編程邏輯器件經配置以與外部存儲器通信，并且其中所述外部主處理器經配置以與和所述外部存儲器分離的主存儲器通信。

5.根據權利要求4所述的所述可編程邏輯器件，其中從所述外部主處理器接收的所述數據是從所述主存儲器中檢索的，并且被直接傳送到所述第一硬件加速器。

6.根據權利要求5所述的所述可編程邏輯器件，其中由所述第二硬件加速器生成的所述第二輸出數據被直接傳送回所述外部主處理器，而無需訪問所述外部存儲器。

7.根據權利要求4所述的所述可編程邏輯器件，其中由所述第二硬件加速器生成的所述第二輸出數據被直接傳送回所述外部主處理器，而無需訪問所述外部存儲器。

8.根據權利要求1所述的所述可編程邏輯器件，其中基于與所述第二硬件加速器相關聯的至少一個變元，將所述第一輸出數據從所述第一硬件加速器路由到所述第二硬件加速器。

9.根據權利要求1所述的可編程邏輯器件，其中所述第二硬件加速器還經配置以監視與所述第一輸出數據相關聯的邊帶信號。

10.根據權利要求1所述的可編程邏輯器件，還包括：

直接存儲器存取電路，其經配置以使從所述外部主處理器接收的數據流到所述第一硬件加速器。

11.根據權利要求1所述的所述可編程邏輯器件，還包括：

數據交換電路，其經配置以僅針對特定數據類型使所述第一輸出數據從所述第一硬件加速器直接流到所述第二硬件加速器。

12.根據權利要求1所述的所述可編程邏輯器件，其中所述可編程邏輯器件沒有經配置以執行加速器功能的微處理器。

13.一種操作可編程集成電路的方法，包括：

從外部主處理器接收數據；

確定是否滿足預定的標準；

響應于確定已經滿足所述預定的標準，使用在所述可編程集成電路上的第一軟件定義的加速器來使用由所述外部主處理器調用的第一軟件功能來處理接收的數據并且生成對應的第一輸出數據；以及

利用所述可編程集成電路上的數據交換電路，使所述第一輸出數據直接流到在所述可編程集成電路上的第二軟件定義的加速器，而無需將所述第一輸出數據路由到所述可編程集成電路之外。

14.根據權利要求13所述的方法，還包括：

至少基于與所述第一軟件定義的加速器相關聯的第一變元將所述接收的數據路由到所述第一軟件定義的加速器；以及

至少基于與所述第二軟件定義的加速器相關聯的第二變元將所述第一輸出數據路由到所述第二軟件定義的加速器。