[發(fā)明專利]阻變存儲器及其制備方法

在審

• 申請?zhí)枺?/td>: 202010576753.2
• 申請日: 2020-06-22
• 公開（公告）號: CN111668252A
• 公開（公告）日: 2020-09-15
• 發(fā)明（設(shè)計）人: 羅慶;姜鵬飛;呂杭炳;劉明
• 申請（專利權(quán)）人: 中國科學(xué)院微電子研究所
• 主分類號: H01L27/24
• 分類號: H01L27/24;H01L45/00
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 任巖

本發(fā)明公開了一種阻變存儲器及其制備方法。其中，該阻變存儲器包括：阻變介質(zhì)層，用于阻變存儲；其中，阻變介質(zhì)層包括：摻雜介質(zhì)層，其部分具有一定摻雜濃度的金屬原子，用于在阻變存儲器中形成局部增強電場，使得阻變存儲器的導(dǎo)電通道生成位置可控，從而提高器件可靠性，同時，因此可以使得本發(fā)明的阻變存儲器具有免去初始激活過程特性，在初始時穩(wěn)定表現(xiàn)為低阻態(tài)，防止在大電壓激活過程中造成的電流過沖問題，此外在保證了較好電壓耐受能力的同時，可以使得器件本申請的尺寸得到很好的控制，降低了大電壓的功耗。

技術(shù)領(lǐng)域

本發(fā)明涉及微電子技術(shù)領(lǐng)域，特別涉及一種初始阻值為低阻的阻變存儲器及其制備方法，其中，該阻變存儲器具有免去初始激活過程(forming-free)的特性。

背景技術(shù)

隨著后摩爾時代的到來，傳統(tǒng)的非易失性存儲器件，如EEPROM、閃存等，正面臨發(fā)展瓶頸：芯片集成度不斷提高對器件尺寸縮放的要求更高，與傳統(tǒng)浮柵器件尺寸減小、柵厚度變薄帶來的漏電流增大、器件可靠性和壽命降低之間的矛盾。傳統(tǒng)的閃存器件在微縮到20nm節(jié)點以下時，將面臨一系列技術(shù)限制和理論極限，難以滿足超高密度存儲需求。在這樣的背景下，發(fā)展新型非易失性存儲器件的需求迫在眉睫。其中，阻變存儲器(RRAM)因為其結(jié)構(gòu)簡單、讀寫速度快、功耗低、易集成、與現(xiàn)有CMOS工藝兼容程度高等一系列優(yōu)點，成為下一代非易失性存儲器的有力競爭者，應(yīng)用前景廣闊。

阻變存儲器由多層薄膜結(jié)構(gòu)組成，通常是上下電極以及中間的阻變介質(zhì)層組成的三層三明治結(jié)構(gòu)。在上下電極之間施加電壓將導(dǎo)致介質(zhì)層電阻值發(fā)生變化，可分為高、低兩個組態(tài)，在電壓撤去后電阻值不發(fā)生變化，阻變存儲器就是利用電阻值的改變達到存儲信息的目的。盡管阻變存儲器具有很多有吸引力的優(yōu)點，目前仍然存在許多亟待解決的問題。比如需要較大的初始電壓激活過程(forming)、操作電流較大、特征參數(shù)分布存在較大的隨機波動等。

其中，在大電壓激活過程中，由于阻變存儲器在薄膜結(jié)構(gòu)中產(chǎn)生大量的缺陷，將可能導(dǎo)致一系列不可預(yù)測的器件可靠性問題，例如：1)首先，大電壓激勵產(chǎn)生的大量缺陷會組成形狀不規(guī)則的粗壯導(dǎo)電通道，對于這樣的導(dǎo)電通道需要較大的電壓激勵使其斷裂，從而器件恢復(fù)到高阻值狀態(tài)。但是導(dǎo)電通道不規(guī)則的形狀使得斷裂的位置和斷裂程度難以確定，造成器件的特征參數(shù)存在較大的隨機波動；2)其次，大電壓激活過程可能造成電流過沖問題，對器件的可靠性產(chǎn)生不利影響；3)而且，大電壓對器件的電壓耐受能力提出了較高的要求，使得器件在尺寸微縮上存在技術(shù)限制；4)此外，大電壓帶來的高功耗問題也很明顯。因此，制備具有免去初始激活過程特性的阻變存儲器顯得非常有意義。

發(fā)明內(nèi)容

(一)要解決的技術(shù)問題

為解決現(xiàn)有技術(shù)中，在大電壓激活過程中，由于阻變存儲器在薄膜結(jié)構(gòu)中產(chǎn)生大量的缺陷，可能導(dǎo)致一系列不可預(yù)測的器件可靠性的技術(shù)問題，本發(fā)明公開了一種阻變存儲器及其制備方法。

(二)技術(shù)方案

本發(fā)明的一個方面公開了一種阻變存儲器，其中，包括：阻變介質(zhì)層，用于阻變存儲；其中，阻變介質(zhì)層包括：摻雜介質(zhì)層，其部分具有一定摻雜濃度的金屬，用于在阻變存儲器中形成局部增強電場，使得阻變存儲器的導(dǎo)電通道生成位置可控，從而提高器件可靠性。

根據(jù)本發(fā)明的實施例，其中，阻變介質(zhì)層還包括：底介質(zhì)層和頂介質(zhì)層，摻雜介質(zhì)層設(shè)置于底介質(zhì)層的上表面上；以及頂介質(zhì)層設(shè)置于摻雜介質(zhì)層的上表面上；底介質(zhì)層和頂介質(zhì)層用于夾設(shè)摻雜介質(zhì)層，為摻雜介質(zhì)層提供阻隔，以確保摻雜介質(zhì)層在阻變存儲器中形成局部增強電場，同時實現(xiàn)阻變介質(zhì)層的阻變功能；其中，底介質(zhì)層材料為SiO_x、HfO_x或SiN_x；摻雜介質(zhì)層材料為部分摻雜金屬的SiO_x、HfO_x或SiN_x；頂介質(zhì)層材料為SiO_x、HfO_x或SiN_x；其中，x小于正常化學(xué)計量數(shù)；其中，所述阻變介質(zhì)層的總厚度為15nm-25nm。