[發明專利]用于將片上網絡與物理電路耦合的設備、系統和方法

在審

• 申請號: 202010576302.9
• 申請日: 2020-06-22
• 公開（公告）號: CN112395238A
• 公開（公告）日: 2021-02-23
• 發明（設計）人: A·庫馬爾;S·哈雷
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F15/173
• 分類號: G06F15/173
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉瑜

1.一種用于處理數據的設備，所述設備包括：

集成電路(IC)管芯，包括：

在所述IC管芯的區域中的網絡電路，所述網絡電路包括處理器核和耦合到所述處理器核的路由器，其中，所述路由器以包括行和列的陣列配置布置；以及

物理層(PHY)電路，所述PHY電路中的的每個PHY電路都位于所述區域的相應側，所述PHY電路經由互連耦合到所述網絡電路，所述互連中的每個互連延伸到所述PHY電路中的相對應的一個PHY電路和所述路由器中的相對應的一個路由器二者，其中，對于所述互連中的一個或多個中的每個互連，所述行中的相應的一個行或所述列中的一個列在相對應的路由器和相對應的PHY電路之間延伸。

2.根據權利要求1所述的設備，其中，所述PHY電路包括沿著所述區域的第一側布置的第一PHY電路，以及沿著所述區域的第二側布置的第二PHY電路；

其中，所述陣列配置的第一行是所述行中與所述第一PHY電路最接近的行，并且所述陣列配置的第一列是所述列中與所述第二PHY電路最接近的列；

其中，所述互連是第一互連，其包括：

第二互連，所述第二互連中的每個第二互連延伸到所述第一PHY電路中的相應的一個第一PHY電路；以及

第三互連，所述第三互連中的每個第三互連延伸到所述第二PHY電路中的相應的一個第二PHY電路；以及

其中，所述第一互連中的一個或多個互連包括所述第二互連中的一個第二互連和所述第三互連中的一個第三互連。

3.根據權利要求2所述的設備，其中，所述第二互連中的兩個或更多個中的每個第二互連延伸到所述行中的不同的相應的一個行；以及

其中，所述第三互連中的兩個或更多個中的每個第三互連延伸到所述列中的不同的相應的一個列。

4.根據權利要求2所述的設備，其中，所述網絡電路包括網絡集群，所述網絡集群中的每個網絡集群包括所述行中的不同的相應的一個行，其中，對于所述列中的每個列，所述列包括所述集群中的不同的相應的一個集群的每個路由器。

5.根據權利要求4所述的設備，其中，所述路由器是第一路由器，并且其中，對于所述集群中的每個集群，所述集群包括：

所述第二互連中的一個第二互連延伸到的相應的第二路由器；以及

所述第三互連中的一個第三互連延伸到的相應的第三路由器。

6.根據權利要求2所述的設備，其中，所述IC管芯是第一IC管芯，所述設備還包括：

耦合到所述第一PHY電路的第二IC管芯，所述第二IC管芯包括一個或多個存儲器，所述存儲器中的每個存儲器耦合到所述PHY電路中的相應的一個PHY電路。

7.根據權利要求1所述的設備，其中，所述IC管芯包括所述互連。

8.根據權利要求1所述的設備，其中，所述設備包括耦合到所述IC管芯的基板，所述基板包括所述互連中的一個或多個互連的相應部分。

9.根據權利要求1所述的設備，還包括耦合到所述IC管芯的基板，所述基板包括一個或多個高速緩沖存儲器，所述高速緩沖存儲器中的每個高速緩沖存儲器經由所述路由器中的相應的一個路由器耦合到所述網絡電路。

10.根據權利要求1所述的設備，其中，所述網絡電路包括網絡集群，所述網絡集群中的每個網絡集群包括所述行中的不同的相應的一個行，其中，對于所述列中的每個列，所述列包括所述集群的不同的相應的一個集群的每個路由器。

11.根據權利要求1所述的設備，還包括經由所述PHY電路中的一個PHY電路耦合到所述IC管芯的輸入/輸出總線。