[發明專利]反相輸出動態D觸發器

在審

• 申請號: 202010575350.6
• 申請日: 2020-06-22
• 公開（公告）號: CN111600577A
• 公開（公告）日: 2020-08-28
• 發明（設計）人: 田文博;范志軍;郭海豐;楊作興
• 申請（專利權）人: 深圳比特微電子科技有限公司
• 主分類號: H03K3/012
• 分類號: H03K3/012;H03K3/3562
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 周陽君

1.一種反相輸出動態D觸發器，其特征在于，包括：

輸入端，用以接收輸入數據

輸出端，用于提供輸出數據來響應該輸入數據；

時鐘信號端，用于接收時鐘信號；

第一鎖存器，用于鎖存來自輸入端的輸入數據并在時鐘信號的控制下將輸入數據反相傳輸；

第二鎖存器，用于鎖存來自第一鎖存器的數據并在時鐘信號的控制下將第一鎖存器鎖存的數據反相傳輸；

反相器，用于反相輸出從第二鎖存器接收到的數據，

其中所述第一鎖存器、第二鎖存器和反相器依次串接在輸入端和輸出端之間。

2.如權利要求1所述的反相輸出動態D觸發器，其特征在于：第一鎖存器和第二鎖存器為三態反相器。

3.如權利要求2所述的反相輸出動態D觸發器，其特征在于：所述三態反相器進一步包括第一PMOS晶體管、第二PMOS晶體管、第一NMOS晶體管以及第二NMOS晶體管，所述第一PMOS晶體管、所述第二PMOS晶體管、所述第一NMOS晶體管以及所述第二NMOS晶體管依次串接在電源、地之間。

4.如權利要求3所述的反相輸出動態D觸發器，其特征在于：還包括時鐘緩沖器，用于向所述時鐘信號端提供時鐘信號，所述時鐘信號包括第一時鐘信號及第二時鐘信號，所述第一時鐘信號與所述第二時鐘信號反相。

5.如權利要求3所述的反相輸出動態D觸發器，其特征在于：所述第一鎖存器的所述第二PMOS晶體管、所述第二鎖存器的所述第一NMOS晶體管根據所述第一時鐘信號進行開關控制；所述第一鎖存器的所述第一NMOS晶體管、所述第二鎖存器的所述第二PMOS晶體管根據所述第二時鐘信號進行開關控制。

6.如權利要求3所述的反相輸出動態D觸發器，其特征在于：所述第一鎖存器的所述第二PMOS晶體管、所述第二鎖存器的所述第二NMOS晶體管根據所述第一時鐘信號進行開關控制；所述第一鎖存器的所述第一NMOS晶體管、所述第二鎖存器的所述第一PMOS晶體管根據所述第二時鐘信號進行開關控制。

7.如權利要求3所述的反相輸出動態D觸發器，其特征在于：所述第一鎖存器的所述第一PMOS晶體管、所述第二鎖存器的所述第一NMOS晶體管根據所述第一時鐘信號進行開關控制；所述第一鎖存器的所述第二NMOS晶體管、所述第二鎖存器的所述第二PMOS晶體管根據所述第二時鐘信號進行開關控制。

8.如權利要求3所述的反相輸出動態D觸發器，其特征在于：所述第一鎖存器的所述第一PMOS晶體管、所述第二鎖存器的所述第二NMOS晶體管根據所述第一時鐘信號進行開關控制；所述第一鎖存器的所述第二NMOS晶體管、所述第二鎖存器的所述第一PMOS晶體管根據所述第二時鐘信號進行開關控制。

9.一種多路并聯的寄存器，其特征在于，包括

多個輸入端，用于輸入數據；

多個輸出端，用于輸出數據；

時鐘信號端，用于接收時鐘信號；

時鐘緩沖器，用于將所述時鐘信號端接收的時鐘信號緩沖之后向多個動態D觸發器提供時鐘信號，多個動態D觸發器并聯連接在所述多個輸入端和所述多個輸出端之間，用于在時鐘信號控制下鎖存和/或讀出數據，其中所述動態D觸發器是如權利要求1-8所述的反相輸出動態D觸發器。

10.一種用于執行比特幣挖礦算法的裝置，包括根據權利要求1至8中任一項所述的反相輸出動態D觸發器或者根據權利要求9所述的寄存器。