[發明專利]一種SOI基p-GaN增強型GaN功率開關器件的制備方法

有效

• 申請號: 202010574731.2
• 申請日: 2020-06-22
• 公開（公告）號: CN111739801B
• 公開（公告）日: 2021-08-10
• 發明（設計）人: 鄭理;游晉豪;程新紅;俞躍輝
• 申請（專利權）人: 中國科學院上海微系統與信息技術研究所
• 主分類號: H01L21/335
• 分類號: H01L21/335;H01L29/778;H01L29/10;H01L29/06
• 代理公司: 上海泰能知識產權代理事務所(普通合伙) 31233
• 代理人: 魏峯;黃志達

1.一種SOI基p-GaN增強型GaN功率開關器件的制備方法，包括：

(1)在SOI基GaN外延層表面生長一層介質層，所述SOI基GaN外延層從下而上依次包括：Si(100)、SiO₂、Si(111)、GaN、AlGaN、p-GaN；

(2)在所述介質層表面生長柵金屬；

(3)利用光刻定義柵區域，刻蝕剩余的柵金屬、介質層及p-GaN層，形成柵電極；

(4)在器件表面生長第一層鈍化層；

(5)利用光刻定義源漏區域，刻蝕第一層鈍化層，生長源漏金屬，然后進行退火；

(6)利用光刻定義注入區域，隨后該區域進行離子注入，注入離子需穿透第一層鈍化層，AlGaN層，終止于GaN層；

(7)在器件表面生長第二層鈍化層；

(8)利用光刻找到源漏區域，刻蝕鈍化層以露出源漏區域，生長厚金屬用以引出pad；

(9)利用光刻定義刻蝕區域，刻蝕從鈍化層到SOI頂層硅的深槽，刻蝕需穿透第二層鈍化層、第一層鈍化層、AlGaN層、GaN層，終止于頂層硅，隨后在槽中生長金屬并連接高低端器件的源極和頂層硅；

(10)利用光刻定義刻蝕區域，刻蝕從鈍化層到SOI的SiO₂層的深槽，刻蝕需穿透第二層鈍化層、第一層鈍化層、AlGaN層、GaN層、頂層硅，終止于SiO₂層，并在深槽中生長第三鈍化層。

2.根據權利要求1所述方法，其特征在于，所述步驟(1)中介質層包括SiO₂、Al₂O₃、HfO₂、La₂O₃、ZrO₂、Si₃N₄中的一種或多種疊層結構；介質層的生長方法包括化學氣相沉積、原子層沉積、分子束外延、熱或電子束蒸發、濺射中的一種。

3.根據權利要求1所述方法，其特征在于，所述步驟(2)中柵金屬包括W、TiN、Al、Ni、Ti、Au、Mo、Pt中的一種或者幾種。

4.根據權利要求1所述方法，其特征在于，所述步驟(3)、(5)、(8)、(9)和(10)中刻蝕方法包括ICP或RIE，刻蝕氣氛為SF₆、CHF₃、BCl₃、CF₄、C₄F₈、Cl₂、He中的一種或幾種。

5.根據權利要求1所述方法，其特征在于，所述步驟(4)和(7)中生長方法包括化學氣相沉積、原子層沉積、分子束外延、熱或電子束蒸發、濺射中的一種；鈍化層包括氮化硅、氧化硅、氧化鋁中的一種或幾種。

6.根據權利要求1所述方法，其特征在于，所述步驟(5)中生長方式為磁控濺射；退火氣氛為N₂、Ar、氮氫混合氣中的一種或幾種，退火溫度為500-1000℃，退火時間為10-180s。

7.根據權利要求1所述方法，其特征在于，所述步驟(6)中離子注入的工藝參數為：注入元素為氮、磷、氫、氦中一種或幾種，注入能量為200-1000keV，注入劑量為10¹²-10¹⁷ion/cm²。

8.一種如權利要求1所述方法制備得到的GaN功率開關器件。

9.一種如權利要求1所述方法制備得到的GaN功率開關器件在單片集成半橋電路中的應用。