[發明專利]超結器件的制造方法及超結器件

有效

• 申請號: 202010570533.9
• 申請日: 2020-06-22
• 公開（公告）號: CN111540672B
• 公開（公告）日: 2020-10-16
• 發明（設計）人: 羅頂;何云;袁家貴;馬平
• 申請（專利權）人: 中芯集成電路制造（紹興）有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L29/06
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 繆成珠

本申請涉及一種超結器件的制造方法及超結器件，所述方法包括：于第一導電類型的外延層的上表面形成圖形化掩膜層；基于所述圖形化掩膜層刻蝕所述第一導電類型的外延層，以于所述第一導電類型的外延層內形成溝槽；于所述溝槽內形成第二導電類型的外延層并使其上表面低于所述圖形化掩膜層的上表面且高于所述第一導電類型的外延層的上表面；熱氧化所述圖形化掩膜層下方的所述第一導電類型的外延層的上表面以及所述第二導電類型的外延層的上表面，以形成氧化層；去除所述圖形化掩膜層和所述氧化層。本申請使得溝槽交界處的上表面彎曲度更小，超結器件的上表面更平坦，在提高了器件可靠性的同時降低了生產成本及工藝復雜度。

技術領域

本發明涉及集成電路設計及制造技術領域，特別是涉及一種超結器件的制造方法及超結器件。

背景技術

高壓超結半導體結構相對于平面功率半導體結構具有高耐壓值和低導通電阻等諸多優點，被廣泛應用于各種半導體器件的制備過程中。

目前比較主流的半導體超結結構制備工藝包括兩種，一種是采用多次注入和外延技術；另一種是采用溝槽刻蝕和回填技術。采用多次注入和外延技術相對比較成熟但價格昂貴，然而采用溝槽刻蝕和回填技術的工藝相對比較簡單，且成本較低，更有利于提高半導體制造工藝的良品率并降低生產成本。

然而，傳統的采用溝槽刻蝕和回填技術制備半導體超結結構的過程中，需要采用化學機械研磨工藝對溝槽填充的外延層進行平坦化處理，由于化學機械研磨工藝過程中采用的拋光液的腐蝕特性，導致溝槽內外延層靠近溝槽部位的腐蝕速率較小，使得外延層靠近溝槽的邊緣形成尖角；在去除掩膜層后采用熱氧化工藝形成氧化層時會存在較大的凸起，在這樣的襯底上形成器件時，較大的凸起的存在將會使后續的柵氧、多晶等形成臺階差，進而影響器件的電學性能，使得器件存在漏電風險，并影響后續制成的半導體器件中溝道的長度和穩定性，從而會增加制成半導體器件的導通電阻（Rdson），并降低半導體器件耐壓值的穩定性。

發明內容

基于此，有必要針對上述背景技術中的問題，提供一種更加簡單并且能夠提高半導體器件耐壓值的穩定性的超結器件的制造方法及超結器件。

為實現上述目的及其他相關目的，本申請的一方面提供一種超結器件的制造方法，包括如下步驟：

提供襯底，并于所述襯底的上表面形成第一導電類型的外延層；

于所述第一導電類型的外延層的上表面形成圖形化掩膜層，所述圖形化掩膜層內形成有暴露出部分所述外延層的開口圖形；

基于所述圖形化掩膜層刻蝕所述第一導電類型的外延層，以于所述第一導電類型的外延層內形成溝槽；

于所述溝槽內及所述圖形化掩膜層的上表面形成第二導電類型的外延層；

去除位于所述圖形化掩膜層上表面的所述第二導電類型的外延層及位于所述溝槽內的部分所述第二導電類型的外延層，使得保留于所述溝槽內的所述第二導電類型的外延層的上表面低于所述圖形化掩膜層的上表面且高于所述第一導電類型的外延層的上表面；

熱氧化所述圖形化掩膜層下方的所述第一導電類型的外延層的上表面以及所述第二導電類型的外延層的上表面，以形成氧化層；

去除所述圖形化掩膜層和所述氧化層。