[發(fā)明專利]芯片封裝結(jié)構(gòu)及電子設(shè)備

在審

• 申請?zhí)枺?/td>: 202010565873.2
• 申請日: 2020-06-19
• 公開（公告）號: CN111883513A
• 公開（公告）日: 2020-11-03
• 發(fā)明（設(shè)計(jì)）人: 武正輝;顧滄海
• 申請（專利權(quán)）人: 北京百度網(wǎng)訊科技有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L23/31;H01L23/367;H01L23/373;H01L25/18
• 代理公司: 北京清亦華知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11201
• 代理人: 石茵汀

1.一種芯片封裝結(jié)構(gòu)，包括：

封裝基板；

設(shè)置在所述封裝基板之上的半導(dǎo)體基板，其中，所述半導(dǎo)體基板包括：

設(shè)置在所述半導(dǎo)體基板之上的第一組管腳和第二組管腳；

連接在所述第一組管腳和所述第二組管腳之間的連接層，其中，所述連接層具有多個連接通道，所述第一組管腳和所述第二組管腳之間通過所述多個連接通道相連；

設(shè)置在所述半導(dǎo)體基板之上的第一芯片和第二芯片，其中，所述第一芯片具有第三組管腳，所述第二芯片具有第四組管腳，所述第三組管腳分別與所述第一組管腳相連，所述第四組管腳分別與所述第二組管腳相連。

2.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其中，所述第三組管腳分別通過多個第一金屬球與所述第一組管腳相連，所述第四組管腳分別通過多個第二金屬球與所述第二組管腳相連。

3.如權(quán)利要求2所述的芯片封裝結(jié)構(gòu)，其中，所述多個第一金屬球和所述多個第二金屬球?yàn)殄a。

4.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其中，所述半導(dǎo)體基板為硅。

5.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其中，還包括：

覆蓋所述第一芯片和所述第二芯片的散熱層。

6.如權(quán)利要求5所述的芯片封裝結(jié)構(gòu)，其中，所述散熱層為散熱膠。

7.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其中，所述半導(dǎo)體基板通過芯片工藝形成，所述多個連接通道通過布線工藝形成。

8.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其中，還包括：

覆蓋所述封裝基板的封裝殼體；以及

填充在所述封裝殼體之中的填充介質(zhì)。

9.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其中，所述封裝基板為陶瓷基板。

10.一種電子設(shè)備，其中，包括：

如權(quán)利要求1-9任一項(xiàng)所述的芯片封裝結(jié)構(gòu)。