[發明專利]適用于用戶裝置存取的垃圾收集

有效

• 申請號: 202010564696.6
• 申請日: 2020-06-19
• 公開（公告）號: CN112115071B
• 公開（公告）日: 2022-05-13
• 發明（設計）人: 何德平;梁卿;D·A·帕爾默
• 申請（專利權）人: 美光科技公司
• 主分類號: G06F12/02
• 分類號: G06F12/02
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本發明涉及適用于用戶裝置存取的垃圾收集。論述了用于針對主機存取存儲器裝置的模式調適所述存儲器裝置中的垃圾收集GC的系統和方法。所述主機存取模式可以由所述裝置處于不含活躍主機存取的閑置狀態的頻繁程度來表示。示例性存儲器裝置包含存儲器控制器，用于在指定時間窗口期間追蹤閑置周期計數，并且用于根據所述閑置周期計數調節由GC操作釋放的存儲器空間的量。所述存儲器控制器也可以根據在所述指定時間窗口期間的所述閑置周期計數在單層級單元SLC高速緩沖存儲器與多層級單元MLC存儲裝置之間動態地重新分配存儲器單元的一部分。

技術領域

本發明大體上涉及存儲器裝置，且更確切地說涉及存儲器裝置中的垃圾收集操作。

背景技術

通常將存儲器裝置提供為計算機或其它電子裝置中的內部半導體集成電路。存在許多不同類型的存儲器，包含易失性和非易失性存儲器。除其它之外，易失性存儲器需要電力來維持其數據，且包含隨機存取存儲器(RAM)、動態隨機存取存儲器(DRAM)或同步動態隨機存取存儲器(SDRAM)。除其它之外，非易失性存儲器可以當不被供電時保持所存儲的數據，且包含快閃存儲器、只讀存儲器(ROM)、電可擦除可編程ROM(EEPROM)、靜態RAM(SRAM)、可擦除可編程ROM(EPROM)、電阻可變存儲器，例如相變隨機存取存儲器(PCRAM)、電阻式隨機存取存儲器(RRAM)、磁阻式隨機存取存儲器(MRAM)或3D XPoint^TM存儲器。

快閃存儲器被用作廣泛范圍的電子應用的非易失性存儲器?？扉W存儲器裝置通常包含允許高存儲器密度、高可靠性和低電力消耗的單晶體管浮動柵極或電荷阱存儲器單元的一或多個群組。兩種常見類型的快閃存儲器陣列架構包含NAND和NOR架構，所述架構以每一者的基本存儲器單元配置所布置的邏輯形式來命名。存儲器陣列的存儲器單元通常布置在矩陣中。在實例中，陣列的一行中的每個浮動柵極存儲器單元的柵極耦合到存取線(例如，字線)。在NOR架構中，陣列的一列中的每個存儲器單元的漏極耦合到數據線(例如，位線)。在NAND架構中，陣列的一串中的每個存儲器單元的漏極以源極到漏極方式一起串聯耦合在源極線與位線之間。

傳統的存儲器陣列是布置在半導體襯底的表面上的二維(2D)結構。為了針對給定面積增大存儲器容量且減小成本，已減小個體存儲器單元的大小。然而，個體存儲器單元的大小的減小存在技術限制，并且因此2D存儲器陣列的存儲器密度也存在技術限制。作為響應，正在研發三維(3D)存儲器結構，例如3D NAND架構半導體存儲器裝置，以進一步增大存儲器密度且降低存儲器成本。

NOR和NAND架構半導體存儲器陣列兩者均可以通過解碼器來存取，所述解碼器通過選擇耦合到特定存儲器單元的柵極的字線來激活特定存儲器單元。在NOR架構半導體存儲器陣列中，一旦被激活，則所選擇的存儲器單元就可將其數據值放置于位線上，從而取決于特定單元被編程所處的狀態而引起不同的電流流動。在NAND架構半導體存儲器陣列中，高偏置電壓可施加到漏極側選擇柵極(SGD)線。以指定傳遞電壓(例如，Vpass)驅動耦合到每個群組的未經選擇的存儲器單元的柵極的字線，以使每個群組的未經選擇的存儲器單元作為傳遞晶體管操作(例如，以不受其所存儲的數據值限制的方式傳遞電流)。電流隨后從源極線通過每個串聯耦合的群組流動到位線，僅受每個群組中的所選擇的存儲器單元限制，從而使所選擇的存儲器單元的當前經編碼數據值置于位線上。