[發明專利]周界溝槽形成和劃界蝕刻去層

有效

• 申請號: 202010564283.8
• 申請日: 2020-06-19
• 公開（公告）號: CN112117175B
• 公開（公告）日: 2023-02-03
• 發明（設計）人: J·克拉克;M·勒杜;B·阿維迪相;J·L·蒙富爾
• 申請（專利權）人: FEI公司
• 主分類號: H01J37/31
• 分類號: H01J37/31
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 張凌苗;申屠偉進

1.一種用于樣品制備的裝置，包括：

蝕刻機；和

與所述蝕刻機耦合的控制器，所述控制器被配置為：

通過使所述蝕刻機蝕刻樣品的感興趣區域周圍的溝槽，將所述樣品的所述感興趣區域與所述樣品的周圍區域電隔離，蝕刻的溝槽暴露所述感興趣區域的側表面；且

通過使導電材料被涂覆在所述溝槽所暴露的所述側表面上，將所述樣品的兩個或更多導電層電耦合。

2.根據權利要求1所述的裝置，其中，所述蝕刻機包括離子銑削機。

3.根據權利要求2所述的裝置，其中，所述離子銑削機產生Ga+或Xe+離子束。

4.根據權利要求2所述的裝置，其中，通過銑削來進行對所述溝槽的蝕刻，并且作為對所述溝槽的銑削的副產物來進行所述電耦合。

5.根據權利要求4所述的裝置，其中，所述溝槽的寬度在0.2 -5μm的范圍內。

6.根據權利要求1所述的裝置，還包括與所述控制器耦合的涂覆機，其中所述涂覆機是離子束輔助涂覆機，并且通過所述離子束輔助涂覆機進行所述電耦合。

7.根據權利要求1所述的裝置，其中，所述控制器被配置為使所述感興趣區域周圍的所述溝槽被蝕刻至至少所述樣品的導電基層的深度，并且所述兩個或更多導電層包括所述基層和所述基層上方的導電層。

8.根據權利要求7所述的裝置，其中，所述溝槽具有在范圍5-500μm內的橫向內部尺寸，或者在1-10μm的范圍內的深度。

9.根據權利要求1所述的裝置，其中，所述溝槽在所述感興趣區域周圍形成封閉路徑。

10.一種用于樣品制備的方法，包括：

通過在樣品的感興趣區域周圍銑削溝槽至至少樣品的基層的深度，將所述樣品的所述感興趣區域與所述樣品的周圍區域電隔離，蝕刻的溝槽暴露所述感興趣區域的側表面；和

通過使導電材料被涂覆在所述溝槽所暴露的所述側表面上，將所述樣品的兩個或更多導電層電耦合。

11.根據權利要求10所述的方法，其中，所述涂覆將所述基層電耦合至所述基層上方的一個或多個導電層。

12.根據權利要求10所述的方法，其中，所述樣品包括：堆疊式電子結構、垂直閃存結構或3D-NAND堆棧。

13.根據權利要求10所述的方法，其中，所述側表面暴露出所述樣品的多層，其中至少一層是多晶硅層。

14.根據權利要求10所述的方法，其中，所述電隔離包括離子束銑削。

15.根據權利要求14所述的方法，其中，所述涂覆是所述離子束銑削的副產物。

16.根據權利要求10所述的方法，其中，所述涂覆包括離子輔助涂覆或離子輔助化學氣相沉積。

17.一種用于樣品制備的裝置，包括：

蝕刻機；和

與所述蝕刻機耦合的控制器，所述控制器被配置為：

通過使所述蝕刻機蝕刻樣品的感興趣區域周圍的溝槽，將所述樣品的所述感興趣區域與所述樣品的周圍區域電隔離，蝕刻的溝槽在所述感興趣區域周圍形成封閉路徑并且暴露所述感興趣區域的側表面；

通過使導電材料被涂覆在所述溝槽所暴露的所述側表面上，將所述樣品的兩個或更多導電層電耦合；

在所述樣品的所述兩個或更多導電層被電耦合之后，使所述蝕刻機進行所述感興趣區域內的所述樣品的去層；和

使用來自所述樣品的電耦合的兩個或更多導電層的測量體電流來監測所述去層。