[發明專利]晶圓級封裝中球柵陣列毫米波寬帶匹配結構及設計方法

有效

• 申請號: 202010564256.0
• 申請日: 2020-06-19
• 公開（公告）號: CN111696959B
• 公開（公告）日: 2022-07-01
• 發明（設計）人: 朱浩然;李坤;吳博;吳先良
• 申請（專利權）人: 安徽大學
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L21/768
• 代理公司: 合肥市浩智運專利代理事務所(普通合伙) 34124
• 代理人: 丁瑞瑞

晶圓級封裝中球柵陣列毫米波寬帶匹配結構及設計方法，屬于微波與毫米波封裝電路系統技術領域，所述的微波介質基板上表面沿著x軸正方向依次連接的第一枝節信號線、多級階梯阻抗諧振器、前端電路傳輸線；中心信號BGA焊球連接結構輸出的毫米波信號，經過第一枝節信號線傳輸至多級階梯阻抗諧振器實現寬帶匹配，再由多級階梯阻抗諧振器傳輸至前端電路傳輸線輸出，實現了中心信號BGA焊球連接結構與前端電路傳輸線的寬帶匹配，解決了三維晶圓級封裝中硅通孔BGA互連阻抗補償結構中的由于BGA焊球底部大小大于微波介質基板前端電路的信號線寬度而導致的硅通孔BGA互連阻抗補償結構與前端電路信號線之間的阻抗的不匹配的問題。

技術領域

本發明屬于微波與毫米波封裝電路系統技術領域，具體涉及晶圓級封裝中球柵陣列毫米波寬帶匹配結構及設計方法。

背景技術

隨著現代通信技術和雷達技術的快速發展，電路系統向高集成度、高速度、小型化、低功耗的方向發展，連接芯片與基板的互連結構的尺寸在高頻微波條件下已與信號波長屬同一量級，這使得信號在傳輸線上呈現波動效應，對信號傳輸產生不利影響。因此，封裝已成為制約高頻集成電路發展的關鍵因素。先進的三維晶圓級封裝互連為小型化高性能的射頻集成系統的快速發展為解決所帶來的瓶頸提供了一個可行的技術方案。得益于芯片倒裝技術，芯片內部硅通孔(Through Silicon Via，TSV)經過芯片端口通過球柵陣列(BallGrid Array,BGA)焊球垂直鍵合到與微波介質基板的方式形成三維堆疊結構。三維集成不僅實現了多層封裝系統在垂直方向上的互連，也實現了相鄰層之間的電學連接。顯而易見，三維晶圓級封裝技術能夠大大的提高系統集成度，顯著減少了長互連線的使用，提高了信號傳輸質量，進而降低了系統功耗。

首先，隨著5G通信和汽車雷達等領域的迅速發展，人們對高速率和高分辨率的射頻封裝系統的需求不斷提高，封裝中射頻電路的工作頻率也不斷提升，頻段升高至毫米波頻段，從而使得三維晶圓級封裝中互連結構帶來的阻抗不連續性變大，由于硅通孔與BGA的功能是連接芯片層到微波介質基板層的互連結構，其特征阻抗與板上信號線阻抗的失配會導致高頻信號在封裝系統中傳輸產生信號反射，進而損壞了信號的傳輸質量，增加了系統的功耗，減弱了系統的性能，因此如何消除BGA互連結構帶來的高頻寄生效應，實現封裝系統中互連結構阻抗匹配變得越來越重要。

其次，針對高性能、小型化的高頻射頻封裝系統，封裝系統工作頻率升高至毫米波頻段，除了解決三維晶圓級封裝中互連結構帶來的芯片到微波介質基板的阻抗不匹配問題，互連結構與微波射頻基板前端電路的匹配結構同樣重要。

現有技術中，Wang Chun Long提出了一個基于局部匹配倒裝芯片封裝設計。該結構減去了互連結構中共面波導地平面多余橫向導體，通過選擇適當的橫向變化，實現良好的互連結構阻抗匹配，但該CPW到CPW的互連結構不適用于三維晶圓級封裝的具有硅通孔和球柵陣列的先進封裝工藝；日本的Young K.Song提出了一種新型的倒裝芯片共面帶狀線互連結構，該結構測得頻率在35GHz時插入損耗小于3dB和頻率在29GHz時回波損耗高于15dB，互連結構損耗較大；Young Seek Cho提出了一種局部匹配倒裝芯片的互連結構，該結構在傳統倒裝芯片互連模型上通過添加微機械特性的空氣囊和凹槽來實現更好的傳輸特性，但增大了互連結構的加工復雜度和厚度，不適用于高性能小型化的毫米波射頻封裝系統。

針對高性能、小型化的高頻射頻封裝系統，封裝系統工作頻率升高至毫米波頻段，除了解決三維晶圓級封裝互連結構帶來的芯片到微波介質基板的阻抗不匹配問題，互連結構與微波射頻基板前端電路的匹配結構同樣重要。

隨頻率升高至毫米波頻段，BGA焊球底部大小已經大于微波介質基板前端電路的信號線寬度，較寬的硅通孔BGA互連阻抗補償結構與較窄的前端電路信號線間需要經匹配結構實現寬度與阻抗的匹配。