[發明專利]判斷晶圓良率損失的方法

在審

• 申請號: 202010563067.1
• 申請日: 2020-06-19
• 公開（公告）號: CN111653500A
• 公開（公告）日: 2020-09-11
• 發明（設計）人: 趙韋韋;王愷;沈萍
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

本發明公開了一種判斷晶圓良率損失的方法，包括以下步驟：通過晶圓測試來生成晶圓map圖；獲得所述晶圓表面上的各個缺陷結構，并定義該缺陷結構的坐標；將所述缺陷與晶圓map圖對比，根據預設分析方式分析坐標中所述缺陷對良率損失影響。本發明可以針對性的分析對良率影響高的缺陷，對缺陷進行針對性的改善，從而可以快速的提高產品的良率。

技術領域

本發明涉及半導體集成電路制造方法技術領域，具體涉及一種判斷晶圓良率損失的方法。

背景技術

每顆IC在后工序之前都必須進行CP(Chip Prober)，分為晶圓針測以及成品測試，其主要功能為檢測出IC在制造過程中發生的問題并找出原因，以驗證產品的功能是否正常，并挑出不良的產品和區分性能等級。

晶圓制造過程中，任何環節的微小錯誤都將導致整個芯片的失效，特別是隨著電路關鍵尺寸(CD)的不斷縮小，其對工藝控制的要求越來越嚴格，所以在實際生產過程中需要對產品進行缺陷檢測，以便能及時發現和解決問題。

隨著半導體集成電路的迅速發展及關鍵尺寸按比例縮小，其制造工藝也變得越發復雜。目前先進的集成電路制造工藝一般都包含數百個工藝步驟，只要其中的一個步驟出現問題，就會引起晶圓上整個半導體集成電路芯片的缺陷發生，嚴重的還可能導致整個芯片的失效。因此，業界普遍通過掃描機臺在一定的掃描程式下對晶圓進行缺陷掃描，并將掃描得到的缺陷數量與控制限進行對比，來判斷晶圓上的缺陷是否超出控制標準，以及時進行相應處理。

在晶圓制作中，拉單晶、切片、磨片、拋光、增層、光刻、摻雜、熱處理、針測以及劃片，是較為常見的晶圓制造過程，而在這一系列過程中，化學氣相沉淀、光學顯影、化學機械研磨都是這一過程中可能使晶圓表面產生缺陷。

在晶圓的缺陷種類中，無圖案晶圓與圖案晶圓是最常見的兩種晶圓形式，而在具體的晶圓缺陷中，冗余物、晶體缺陷、劃痕圖案缺漏都是較為常見的晶圓缺陷。晶圓表面冗余物，在晶圓的表面缺陷中，晶圓表面的冗余物是一種晶圓表面較為常見的缺陷種類，納米級的微小顆粒、微米級的灰塵、相關工序的殘留物，都有可能造成晶圓表面的冗余物缺陷。

在28nm及以下節點的半導體芯片制造工藝中，不同層的不同缺陷對產品良率有很大的影響；通過分析各個缺陷對良率損失的影響，針對對良率損失影響大的defect進行改善，可以更好的提高產品的良率。目前缺陷對良率的影響，沒有有效的離線檢測方法，只有在CP Map結果出來后通過對比，才能知道缺陷對良率的影響，這使得我們對于分析缺陷對良率損失的影響有很長的滯后性，而且對于同種defect,不同形貌的defect改善，也是不利的。

發明內容

本發明要解決的技術問題是：如何針對性的分析對良率影響高的缺陷，對缺陷進行針對性的改善，從而可以快速的提高產品的良率。

為了解決上述技術問題，本發明公開了一種判斷晶圓良率損失的方法，包括以下步驟：通過晶圓測試來生成晶圓map圖；獲得所述晶圓表面上的各個缺陷結構，并定義該缺陷結構的坐標；將所述缺陷與晶圓map圖對比，根據預設分析方式分析坐標中所述缺陷對良率損失影響。

優選地，還包括以下步驟：根據良率與缺陷關系的數據，修正所述分析判斷流程。

優選地，所述預設分析方式為：分析缺陷的結構，找出對缺陷影響的臨界值并加入分析判斷流程數據庫中。

優選地，根據所述缺陷在坐標軸中X、Y、Z三個方向的位置來分析缺陷的結構。

優選地，所述預設分析方式為分析所述缺陷的材料。

優選地，所述預設分析方式為所述缺陷是否落在二氧化硅層。

優選地，所述預設分析方式為接觸孔和金屬是否相連。

優選地，所述預設分析方式為分析缺陷落得位置是否有低壓器件。