[發明專利]一種SiC溝槽柵功率MOSFET器件及其制備方法

有效

• 申請號: 202010561201.4
• 申請日: 2020-06-18
• 公開（公告）號: CN111697077B
• 公開（公告）日: 2022-04-22
• 發明（設計）人: 張金平;陳子珣;涂元元;劉競秀;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/417;H01L21/336
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 霍淑利

本發明涉及一種SiC溝槽柵功率MOSFET器件，屬于功率半導體技術領域。本發明提供的一種SiC溝槽柵功率MOSFET器件在溝槽內制作溝槽源結構、P型多晶硅和溝槽柵結構，其中，溝槽源結構可以降低柵漏電容(Cgd)，降低開關損耗，當源介質層選用高K介質材料時，能夠有效降低源介質電場強度；P型多晶硅實現HJD在N溝道SiC溝槽柵功率MOSFET中的集成，HJD具有更低的正向導通壓降，同時抑制體二極管導通，避免雙極退化引起的可靠性問題，集成的HJD沒有額外增加芯片面積。集成的SiC HJD是單極型器件，反向恢復特性優于雙極型的體二極管，而且由于沒有外接二極管引線帶來的寄生參數，穩定性更好。此外，該器件制作工藝簡單可控，與現有工藝兼容性強。

技術領域

本發明屬于功率半導體技術領域，具體涉及一種SiC溝槽柵功率MOSFET器件及其制備方法。

背景技術

碳化硅(Silicon carbide，化學式SiC)溝槽柵功率金屬氧化物半導體場效應管(Metal Oxide Semiconductor Field Effect Transistor，簡稱MOSFET)憑借SiC材料出色的性能，相比傳統的硅基功率MOSFET具有更小的導通電阻，更高的工作溫度和更強的抗輻射能力。另外功率MOSFET屬于單極型器件，沒有少數載流子注入，相比于雙極型器件——絕緣柵雙極型晶體管(Insulated Gate Bipolar Transistor，簡稱IGBT)具有更快的開關速度和更低的開關損耗。圖1示出了一種傳統SiC功率MOSFET的元胞結構。在實際應用中，功率MOSFET需要和反并聯二極管配合使用，反并聯二極管可以使用功率MOSFET內部寄生的PIN二極管或者外接二極管。SiC功率MOSFET內部寄生的PIN二極管正向導通壓降大，而且存在嚴重的雙極退化問題；外接二極管會降低開關速度，增加芯片面積的同時還會帶來諸如引線寄生電感會導致系統穩定性變差等問題。

發明內容

本發明所要解決的技術問題是針對現有SiC功率MOSFET器件結構使用寄生PIN二極管或者外接二極管存在的問題，提供一種SiC溝槽柵功率MOSFET器件及其制備方法。

為解決上述技術問題，本發明實施例提供一種SiC溝槽柵功率MOSFET器件，其元胞結構包括由下至上依次層疊設置的金屬化漏極、N+漏區、N-漂移區和金屬化源極；

所述N-漂移區中具有溝槽源結構、P型多晶硅、溝槽柵結構、P型基區、P+低電阻率區和N+源區；

所述溝槽源結構、P型多晶硅和溝槽柵結構由下至上依次層疊設置在所述N-漂移區的頂層；所述P型基區位于所述溝槽柵結構的兩側，P+低電阻率區和N+源區側面相互接觸的位于所述P型基區的頂層；

所述金屬化源極位于P+低電阻率區、N+源區和溝槽柵結構上，所述金屬化源極與所述溝槽柵結構之間具有鈍化層；

所述溝槽源結構包括源介質層和源電極，且位于第一溝槽中，所述源電極填充所述第一溝槽，所述第一溝槽的側壁和底部與所述源電極之間具有源介質層，P型多晶硅與源電極等電位；

所述溝槽柵結構包括柵介質層和柵電極，且位于第二溝槽中，所述柵電極填充所述第二溝槽，所述第二溝槽的側壁和底部與所述柵電極之間具有柵介質層，所述柵介質層的側面與所述P型基區和N+源區的側面接觸。

在上述技術方案的基礎上，本發明還可以做如下改進。

進一步的，所述P型多晶硅的寬度小于所述柵電極與所述源電極的寬度。

進一步的，所述N-漂移區中還具有P+屏蔽層，所述P+屏蔽層位于所述溝槽源結構的底部，所述P+屏蔽層的寬度大于或者小于所述溝槽源結構的寬度。

進一步的，所述P+屏蔽層向上并向所述溝槽源結構的兩側延伸，以包圍部分所述溝槽源結構。