[發(fā)明專利]使用ECC電路系統(tǒng)掩蓋針對操作模式的寫入操作的設備及方法

在審

• 申請?zhí)枺?/td>: 202010559894.3
• 申請日: 2020-06-18
• 公開（公告）號: CN112445643A
• 公開（公告）日: 2021-03-05
• 發(fā)明（設計）人: 何源;劉明博
• 申請（專利權）人: 美光科技公司
• 主分類號: G06F11/10
• 分類號: G06F11/10;G11C29/42
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

1.一種設備，其包括：

輸入/輸出I/O電路，其經配置以組合對應于經由數據端子接收的寫入命令的數據與從存儲器單元陣列檢索的經校正讀取數據的第一子集以提供寫入數據；及

寫入驅動器電路，其經配置以掩蓋對應于所述讀取數據的所述第一子集的位的所述寫入數據的第一位的寫入操作且對對應于經由所述數據端子接收的所述數據的所述寫入數據的第二位執(zhí)行寫入操作。

2.根據權利要求1所述的設備，其進一步包括錯誤校正碼ECC控制電路，所述錯誤校正碼ECC控制電路經配置以接收讀取數據及讀取奇偶校驗數據且經配置以基于所述讀取奇偶校驗數據從所述讀取數據產生所述經校正讀取數據。

3.根據權利要求2所述的設備，其中所述ECC控制電路經配置以基于所述讀取奇偶校驗數據來產生校正子數據且解碼所述校正子數據以確定所述讀取數據中的錯誤的位置。

4.根據權利要求3所述的設備，其中所述寫入驅動器電路經配置以對對應于所述讀取數據中的所述錯誤的所述位置的所述寫入數據的第三位執(zhí)行寫入操作。

5.根據權利要求3所述的設備，其進一步包括控制電路，所述控制電路經配置以響應于所述ECC控制電路指示在所述讀取數據的所述第一子集中未檢測到錯誤而致使列解碼器停用列選擇信號。

6.根據權利要求1所述的設備，其中所述寫入驅動器經配置以響應于對應于經由所述數據端子接收的所述數據的所述寫入數據的第三位匹配所述經校正讀取數據的對應位的值而掩蓋所述第三位的寫入操作。

7.根據權利要求1所述的設備，其中經由所述數據端子接收的所述數據包含比所述經校正讀取數據更少的位。

8.根據權利要求1所述的設備，其中所述I/O電路經配置以組合經由所述數據端子接收的所述數據與經校正讀取數據的所述第一子集以在第一操作模式期間提供寫入數據，其中所述I/O電路經配置以提供對應于經由所述數據端子接收的第二寫入命令的第二數據作為第二寫入數據，其中所述寫入驅動器電路進一步經配置以在第二操作模式期間執(zhí)行寫入操作以將所述第二寫入數據寫入所述存儲器單元陣列。

9.根據權利要求1所述的設備，其中在所述第一模式下時經由所述數據端子接收的所述數據包含比在所述第二模式下時經由所述數據端子接收的所述第二數據更少的位。

10.根據權利要求1所述的設備，其進一步包括：

第一對主I/O線，其中所述寫入驅動器經配置以停用耦合到所述第一對主I/O線的第一上拉及下拉電路系統(tǒng)以掩蓋與所述第一位相關聯的所述寫入操作；及

第二對主I/O線，其中所述寫入驅動器經配置以啟用耦合到所述第二對主I/O線的第二上拉及下拉電路系統(tǒng)以執(zhí)行與所述第二位相關聯的所述寫入操作。

11.一種存儲器，其包括：

一對主輸入/輸出I/O線，其耦合到存儲器單元陣列；

上拉電路，其經配置以將第一電壓提供到所述對主I/O線中的選定第一者；

下拉電路，其經配置以將第二電壓提供到所述對主I/O線中的選定第二者；及

寫入驅動器電路，其經配置以接收從所述存儲器單元陣列檢索的經校正讀取數據的位及寫入數據的位，其中所述寫入驅動器電路經配置以響應于經校正讀取數據的所述位匹配寫入數據的所述位而停用所述上拉及下拉電路，其中所述寫入驅動器電路經配置以響應于經校正讀取數據的所述位不同于寫入數據的所述位而啟用所述上拉電路以將所述第一電壓提供到所述對主I/O線中的所述選定第一者且啟用所述下拉電路以將所述第二電壓提供到所述對主I/O線中的所述選定第二者。