[發明專利]位于數字域之訊號處理電路及方法

在審

• 申請號: 202010559602.6
• 申請日: 2020-06-18
• 公開（公告）號: CN113824659A
• 公開（公告）日: 2021-12-21
• 發明（設計）人: 蔡韻芝;黃亮維
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: H04L25/03
• 分類號: H04L25/03
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 張丹

1.一種位于數字域之訊號處理電路，包含有：

一處理單元，用以接收一時間域輸入訊號，以及將一隨機數序列訊號加入至該時間域輸入訊號來產生一時間域處理后輸入訊號；

一第一傅立葉變換電路，耦接于該處理單元，用以接收該時間域處理后輸入訊號，對該時間域處理后輸入訊號進行一第一傅立葉變換以產生一頻率域處理后輸入訊號；

一均衡器，用以接收該頻率域處理后輸入訊號，根據一均衡器參數來對該頻率域處理后輸入訊號進行運算以產生一頻率域輸出訊號；

一第一反向傅立葉變換電路，耦接至該均衡器，用以接收該頻率域輸出訊號，以對該頻率域輸出訊號進行一第一反向傅立葉變換以產生一時間域輸出訊號；

一決策電路，耦接于該第一反向傅立葉變換電路，用以根據該時間域輸出訊號來產生一決策輸出訊號，以及根據該決策輸出訊號與該時間域輸出訊號來產生一時間域誤差訊號；以及

一回授電路，耦接于該決策電路與該均衡器，用來根據該時間域誤差訊號以及該頻率域處理后輸入訊號來產生一特定參數訊號以決定該均衡器之該均衡器參數。

2.根據權利要求1所述之訊號處理電路，其中該處理單元包含：

一虛擬噪聲序列產生電路，用以產生一虛擬噪聲序列訊號作為該隨機數序列訊號；以及

一加法單元，耦接于該虛擬噪聲序列產生電路，用以接收該時間域輸入訊號與該虛擬噪聲序列訊號，將該虛擬噪聲序列訊號加入至該時間域輸入訊號以產生該時間域處理后輸入訊號。

3.根據權利要求2所述之訊號處理電路，其中該虛擬噪聲序列產生電路包含：

一虛擬噪聲序列產生器，用以產生一初步的虛擬噪聲序列訊號；

一延遲單元，耦接于該虛擬噪聲序列產生器，用以對該初步的虛擬噪聲序列訊號進行一特定延遲，產生一延遲后的虛擬噪聲序列訊號；

一減法單元，用以將該初步的虛擬噪聲序列訊號減去該延遲后的虛擬噪聲序列訊號，以產生該虛擬噪聲序列訊號作為該隨機數序列訊號。

4.根據權利要求1所述之訊號處理電路，其中該處理單元所加入之該隨機數序列訊號之一訊號頻譜功率系參考該第一傅立葉變換電路所輸出之該頻率域處理后輸入訊號中所包含的一第一特定噪聲能量所決定，以及該隨機數序列訊號之一訊號頻譜功率系高于該第一特定噪聲能量的一訊號頻譜功率。

5.根據權利要求1所述之訊號處理電路，其中該回授電路包含：

一第二傅立葉變換電路，耦接于該決策電路，用以接收該時間域誤差訊號，對該時間域誤差訊號進行一第二傅立葉變換以產生一頻率域誤差訊號；

一共軛運算單元，耦接于該第一傅立葉變換電路，用以對該頻率域處理后輸入訊號進行一共軛運算以產生一共軛訊號；

一乘法單元，耦接于該共軛運算單元與該第二傅立葉變換電路，用以將該共軛訊號與該頻率域誤差訊號進行相乘以產生一梯度訊號；

一第二反向傅立葉變換電路，耦接于該乘法單元，用以對該梯度訊號進行一第二反向傅立葉變換來產生一時間域梯度訊號；

一系數產生單元，耦接于該第二反向傅立葉變換電路，用以根據該時間域梯度訊號與一特定步長，產生并累計參數以產生一累計后參數訊號；以及

一第三傅立葉變換電路，耦接于該系數產生單元，用以接收該累計后參數訊號，對該時間域誤差訊號進行一第三傅立葉變換以產生一該特定參數訊號作為該均衡器之該均衡器參數。

6.根據權利要求1所述之訊號處理電路，其中該時間域輸入訊號之一解析度系對應于M位，以及該處理單元將該時間域輸入訊號之該解析度中較不重要之N個位去除并留下其他位，以等效達到將該隨機數序列訊號加入至該時間域輸入訊號來產生該時間域處理后輸入訊號。

7.根據權利要求1所述之訊號處理電路，其中該處理單元所加入之該隨機數序列訊號所具有之一訊號頻譜功率系隨著訊號頻率增加而增加。