[發明專利]ADPLL中的時鐘同步

在審

• 申請號: 202010557035.0
• 申請日: 2020-06-17
• 公開（公告）號: CN112152617A
• 公開（公告）日: 2020-12-29
• 發明（設計）人: 內納德·帕夫洛維克;弗拉季斯拉夫·季亞琴科
• 申請（專利權）人: 恩智浦有限公司
• 主分類號: H03L7/18
• 分類號: H03L7/18;H03L7/08
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

公開了全數字鎖相環(ADPLL)的時鐘同步單元、ADPLL的逐次逼近寄存器(SAR)時間?數字轉換器(TDC)以及ADPLL中的時鐘同步方法的實施例。在一個實施例中，ADPLL的時鐘同步單元包括雙觸發器同步器、連接到所述雙觸發器同步器的相位頻率檢測器(PFD)，以及同步控制電路，其被配置成控制所述雙觸發器同步器和所述PFD以執行參考時鐘輸入信號和分頻時鐘輸入信號之間的時鐘同步，并且控制所述雙觸發器同步器和所述PFD以用PFD操作代替所述參考時鐘輸入信號和所述分頻時鐘輸入信號之間的所述時鐘同步的執行。還描述了其它實施例。

背景技術

全數字鎖相環(ADPLL)可用于在數字和模擬電路中生成時鐘。在基于分頻器的ADPLL中，在相位鎖定階段，參考時鐘和分頻器時鐘相互異步，并且當實現相位鎖定時，在相位跟蹤階段，參考時鐘和分頻器時鐘之間的相位關系是已知的。在基于分頻器的ADPLL中，參考時鐘和分頻器時鐘之間的時鐘同步可能引入亞穩定性和/或增加噪聲。例如，因為參考時鐘可以與分頻器時鐘的采樣邊沿同時變化，所以單觸發器同步器可能在相位跟蹤階段期間進入亞穩定性。

發明內容

公開了ADPLL的時鐘同步單元、ADPLL的逐次逼近寄存器(SAR)時間-數字轉換器(TDC)和用于ADPLL中的時鐘同步的方法的實施例。在一個實施例中，ADPLL的時鐘同步單元包括雙觸發器同步器、連接到所述雙觸發器同步器的相位頻率檢測器(PFD)，以及同步控制電路，被配置成控制所述雙觸發器同步器和所述PFD以執行參考時鐘輸入信號和分頻時鐘輸入信號之間的時鐘同步，并且控制所述雙觸發器同步器和所述PFD以用PFD操作代替所述參考時鐘輸入信號和所述分頻時鐘輸入信號之間的所述時鐘同步的執行。

還描述了其它實施例。

在一個實施例中，所述PFD操作包括在所述PFD處生成所述用于ADPLL的電荷泵單元的多個電荷泵控制信號。

在一個實施例中，所述同步控制電路還被配置成響應于所述分頻時鐘輸入信號而生成同步控制信號。所述雙觸發器同步器包括被配置成由所述分頻時鐘輸入信號啟用的串聯連接的第一觸發器和第二觸發器，以及第一多路復用器和第二多路復用器，所述第一多路復用器和所述第二多路復用器連接到所述第一觸發器和所述第二觸發器且被配置成響應于所述同步控制信號而選擇多個輸入中的一個作為輸出。

在一個實施例中，所述同步控制電路還被配置成響應于所述分頻時鐘輸入信號而生成PFD控制信號。所述PFD包括：第一觸發器，被配置成由所述參考時鐘輸入信號啟用以生成第一電荷泵控制信號；第二觸發器，被配置成響應于所述PFD控制信號而被啟用以生成第二電荷泵控制信號；以及多路復用器，被配置成響應于所述第一電荷泵控制信號和所述第二電荷泵控制信號而生成用于所述第一觸發器和所述第二觸發器的復位信號。

在一個實施例中，所述PFD還包括與門，所述與門被配置成基于所述第一電荷泵控制信號和所述第二電荷泵控制信號而生成用于所述多路復用器的輸入。

在一個實施例中，所述時鐘同步單元是所述ADPLL的SAR TDC的組件。所述同步控制電路還被配置成響應于所述分頻時鐘輸入信號而生成PFD控制信號。所述PFD包括：第一觸發器，被配置成由所述參考時鐘輸入信號啟用以生成用于所述SAR TDC的電荷泵單元的第一電荷泵控制信號；第二觸發器，被配置成響應于所述PFD控制信號而被啟用以生成用于所述SAR TDC的所述電荷泵單元的第二電荷泵控制信號；多路復用器，被配置成響應于所述第一電荷泵控制信號和所述第二電荷泵控制信號而生成用于所述第一觸發器和所述第二觸發器的復位信號；以及與門，被配置成基于所述第一電荷泵控制信號和所述第二電荷泵控制信號而生成用于所述多路復用器的輸入。

在一個實施例中，所述同步控制電路包括連接到所述PFD或所述雙觸發器同步器的觸發器。