[發明專利]基于原位鈍化及氧化工藝的GaN器件及其制備方法

有效

• 申請號: 202010556931.5
• 申請日: 2020-06-18
• 公開（公告）號: CN111463129B
• 公開（公告）日: 2020-09-22
• 發明（設計）人: 馬飛;馮光建;陳橋波
• 申請（專利權）人: 浙江集邁科微電子有限公司
• 主分類號: H01L21/335
• 分類號: H01L21/335;H01L29/778;H01L29/423;H01L29/10
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 佟婷婷

本發明提供一種基于原位鈍化及氧化工藝的GaN器件及其制備方法，制備方法包括：提供半導體襯底，在半導體襯底上形成外延結構，外延結構包括GaN溝道層，外延結構具有位于最上層的頂部功能層，在沉積腔室中于頂部功能層表面沉積外延補充層，外延補充層的材料與頂部功能層的材料相同，在外延補充層上原位沉積柵氧介質層。本發明通過外延補充層的沉積，利用柵氧介質層原位沉積，實現了外延補充層/柵氧介質層原位優質界面，改善了柵氧介質層的膜層質量，減少了界面缺陷，優化了器件性能。可以實現更少的正固定電荷，更低的泄漏電流以及更高的擊穿電壓。

技術領域

本發明屬于半導體功率電子器件領域，特別是涉及一種基于原位鈍化及氧化工藝的GaN器件及其制備方法。

背景技術

如今，人類的生產生活離不開電力，而隨著人們節能意識的提高，高轉換效率的功率半導體器件已經成為國內外研究的熱點。功率半導體器件應用廣泛，如家用電器、電源變換器和工業控制等，不同的額定電壓和電流下采用不同的功率半導體器件。高電子遷移率晶體管（HEMT，High Electron Mobility Transistor）是國內外發展熱點，且已經在諸多領域取得突破，尤其在高溫、高功率以及高頻等方面具有廣闊應用前景。

GaN晶體管因其出色的材料性能，例如：帶隙寬，臨界電場大，電子遷移率高，飽和速度高和自發和壓電極化效應引起的高密度二維電子氣（2DEG），在功率開關和射頻領域有很好應用。但GaN器件遭受高柵極泄漏電流，電流崩塌效應和長期穩定性差的困擾。用金屬氧化物半導體（MOS）結構代替異質結（HFET）肖特基柵極結構可以抑制柵極泄漏電流。使用各種電介質的表面鈍化技術通過降低表面態的密度可以改善電流崩塌效應。但仍然需要解決幾個挑戰。特別是優化介電材料及其界面，從而減少泄漏電流，消除電流崩塌效應等。

因此，如何提供一種基于原位鈍化及氧化工藝的GaN器件及其制備方法以解決現有技術中的上述問題實屬必要。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一種基于原位鈍化及氧化工藝的GaN器件及其制備方法，用于解決現有技術中柵介質材料性能有待優化及存在漏電流等問題。

為實現上述目的及其他相關目的，本發明提供一種基于原位鈍化及氧化工藝的GaN器件的制備方法，所述制備方法包括如下步驟：

提供半導體襯底；

于所述半導體襯底上形成外延結構，所述外延結構包括GaN溝道層，其中，所述外延結構具有位于最上層的頂部功能層；

在沉積腔室中于所述外延結構的所述頂部功能層表面沉積外延補充層，且所述外延補充層的材料與所述頂部功能層的材料相同；以及；

基于同一所述沉積腔室于所述外延補充層上原位沉積形成柵氧介質層。

可選地，所述頂部功能層包括所述GaN溝道層或形成于所述GaN溝道層上的勢壘層。

可選地，當所述頂部功能層為所述勢壘層時，所述勢壘層與所述外延補充層的厚度之和小于30nm，所述勢壘層包括AlGaN層或InAlN層，所述外延補充層對應包括AlGaN層或InAlN層；當所述頂部功能層為所述GaN溝道層時，所述外延補充層的厚度小于10nm。

可選地，形成所述外延補充層之前對所述頂部功能層表面進行預處理工藝，所述預處理工藝包括采用臭氧氧化及酸試劑清洗的工藝對所述頂部功能層的表面進行處理。

可選地，當所述頂部功能層為所述勢壘層時，基于所述預處理工藝刻蝕掉所述勢壘層的第一預設厚度，基于所述第一預設厚度控制所述勢壘層與所述外延補充層的厚度之和小于30nm；當所述頂部功能層為所述GaN溝道層時，基于所述預處理工藝刻蝕掉所述GaN溝道層的第二預設厚度，所述第二預設厚度介于1-5nm之間。

可選地，所述外延補充層的沉積溫度介于900℃-1000℃之間。