[發明專利]一種芯片抗輻照性能的監控方法

有效

• 申請號: 202010555244.1
• 申請日: 2020-06-17
• 公開（公告）號: CN111693850B
• 公開（公告）日: 2023-03-28
• 發明（設計）人: 劉如征;陳寶忠;葛洪磊;蔣玉貴
• 申請（專利權）人: 西安微電子技術研究所
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 李鵬威

本發明公開了一種芯片抗輻照性能的監控方法，屬于半導體集成電路領域，首先將待測的MOS結構平均解離為兩個區，一個區為進行輻照實驗的輻照區，另一個區為不進行輻照實驗的非輻照區，分別測試輻照區和非輻照區的C?V特性，計算得到輻照區和非輻照區的平帶電壓值，對輻照區和非輻照區的平帶電壓值求差得到平帶電壓變化量，該平帶電壓變化量即為該膜質MOS結構的抗輻照能力。本發明方法使用裝置簡單，成本較低，且易于操作，測試精度和準確性較高，可覆蓋半導體集成電路生產線中多種含柵介質產品的抗輻照性能監控。

技術領域

本發明屬于半導體集成電路領域，涉及一種芯片抗輻照性能的監控方法。

背景技術

隨著空間技術、核技術和戰略武器技術等的迅速發展，越來越多的高性能芯片用于人造地球衛星、宇宙飛船、運載火箭等控制系統中，輻照環境會影響芯片的柵介質特性，改變芯片閾值，導致裝備性能異常，因此對芯片的抗輻照性能提出了更高的要求。

為了優化芯片的抗輻照性能，需要對柵介質的抗輻照性能進行加固。芯片抗輻照性能的測試方法為測試輻照前后芯片閾值等參數的變化量，通常需要對芯片進行全流程流片。MOS產品通常包含十幾個MOS結構單元，即MOS產品中也包含有十幾個柵介質層，在對MOS產品進行抗輻照性能檢測時，需要將整個MOS產品制備好之后進行全流程流片，流程有十幾層的光刻刻蝕層，流片周期及驗證周期約3個月。流片周期長達三個月，即現有優化芯片的抗輻照性能實驗的驗證周期較長。

現有的芯片抗輻照性能優化實驗周期較長，大大延長了產品的開發周期，降低了公司的技術產業轉換效率，影響了公司的經濟效益。

發明內容

為了克服上述現有技術的缺點，本發明的目的在于提供一種芯片抗輻照性能的監控方法，以解決現有的芯片抗輻照性能測試周期較長的技術問題。

為了達到上述目的，本發明采用以下技術方案予以實現：

一種芯片抗輻照性能的監控方法，包括如下步驟：

S1：將待測的MOS結構自中心平均解離為兩部分，一部分為進行輻照實驗的輻照區，另一部分為未進行輻照實驗的非輻照區；

S2：分別測試輻照區和非輻照區的C-V特性，計算輻照區和非輻照區的平帶電壓值，得到MOS結構輻照前后的平帶電壓變化量，該平帶電壓變化量即為芯片的抗輻照能力。

優選地，S2中所述的平帶電壓值是通過MOS結構的準靜態C-V特性和高頻C-V特性曲線得到的。

進一步優選地，所述高頻C-V特性是在頻率為100KHz～lMHZ的條件下測試的。

優選地，輻照區和非輻照區C-V特性的測試過程，包括如下步驟：

1)在輻照區和非輻照區關于MOS結構中心的解離分割線對稱設置若干個測試點；

2)在輻照區和非輻照區分別選擇一個測試點，兩個測試點關于解離線中心對稱，測量兩個測試點的C-V特性，計算得到測試點的平帶電壓值，對兩個測試點的平帶電壓值求差得到平帶電壓差；

3)重復步驟2)，得到若干個測試點的平帶電壓差，對所有測試點的平帶電壓差求平均值，得到MOS結構輻照前后的平帶電壓變化量。

優選地，所述輻照區的測試點均勻分布且不少于4個。

優選地，S1所述的解離是利用金剛筆對MOS結構中的襯底片沿晶向方向進行解離。

優選地，所述待測的MOS結構的制備過程包括如下步驟：

1)在襯底層的表面生長柵介質氧化層；

2)在柵介質氧化層的表面利用PVD設備淀積一層柵電極；