[發(fā)明專利]一種除二分頻電路及藍(lán)牙收發(fā)機(jī)

有效

• 申請?zhí)枺?/td>: 202010552867.3
• 申請日: 2020-06-17
• 公開（公告）號: CN111726139B
• 公開（公告）日: 2022-02-01
• 發(fā)明（設(shè)計）人: 閆廣;錢永學(xué);王同;劉澎;李嘉文;魏文欽;蔡光杰;孟浩;黃鑫
• 申請（專利權(quán)）人: 廣州昂瑞微電子技術(shù)有限公司
• 主分類號: H04B1/40
• 分類號: H04B1/40;H04B5/02
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱宗力

1.一種除二分頻電路，其特征在于，包括：偏置模塊、注入鎖定模塊、I路產(chǎn)生模塊、Q路產(chǎn)生模塊和驅(qū)動模塊；其中，

所述偏置模塊包括第一狀態(tài)和第二狀態(tài)，用于在所述第一狀態(tài)時，產(chǎn)生第一偏置信號、第二偏置信號和第一驅(qū)動信號；在所述第二狀態(tài)時，產(chǎn)生第一偏置信號、第三偏置信號和第二驅(qū)動信號；

所述I路產(chǎn)生模塊，用于在接收到所述第一偏置信號時，產(chǎn)生第一注入信號向所述注入鎖定模塊傳輸，和用于在接收到所述第一偏置信號時，產(chǎn)生初始I路信號，并向所述驅(qū)動模塊傳輸；

所述Q路產(chǎn)生模塊，用于在接收到所述第二偏置信號時，產(chǎn)生第二注入信號向所述注入鎖定模塊傳輸，并產(chǎn)生初始Q路信號，向所述驅(qū)動模塊傳輸；和用于在接收到所述第三偏置信號時，停止工作；

所述驅(qū)動模塊，用于在接收到所述初始I路信號時，對所述初始I路信號進(jìn)行處理后產(chǎn)生I路輸出信號，和用于在接收到所述初始Q路信號時，對所述初始Q路信號進(jìn)行處理后產(chǎn)生Q路輸出信號；

所述注入鎖定模塊，用于在同時接收到所述第一注入信號和所述第二注入信號時，產(chǎn)生第一反饋信號向所述I路產(chǎn)生模塊傳輸，產(chǎn)生第二反饋信號向所述Q路產(chǎn)生模塊傳輸，以對所述I路產(chǎn)生模塊和Q路產(chǎn)生模塊進(jìn)行注入鎖定。

2.根據(jù)權(quán)利要求1所述的除二分頻電路，其特征在于，所述注入鎖定模塊包括：第一晶體管和第二晶體管；其中，

所述第一晶體管的控制端用于接收所述第一注入信號，所述第一晶體管的第一端接地，所述第一晶體管的第二端用于輸出所述第二反饋信號；

所述第二晶體管的控制端用于接收所述第二注入信號，所述第二晶體管的第一端接地，所述第二晶體管的第二端用于輸出所述第一反饋信號。

3.根據(jù)權(quán)利要求1所述的除二分頻電路，其特征在于，所述I路產(chǎn)生模塊和Q路產(chǎn)生模塊包括：第一信號電路；

所述第一信號電路包括：第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管、第九晶體管、第十晶體管、第十一晶體管、第十二晶體管、第十三晶體管、第十四晶體管、第一電阻、第二電阻、第三電阻、第四電阻、第一電容、第二電容、第三電容和第四電容；其中，

所述第三晶體管的控制端與第一電阻的第一端和第一電容的第一端均電連接，所述第一電阻的第二端作為所述第一信號電路的第一接收端，所述第一電容的第二端作為所述第一信號電路的第一輸入端；所述第三晶體管的第一端與所述第七晶體管的第一端、第十一晶體管的第一端和第十三晶體管的第一端均電連接，用于接收第一工作電壓；所述第三晶體管的第二端與所述第四晶體管的第一端電連接；

所述第四晶體管的控制端與所述第五晶體管的控制端、第十一晶體管的第二端、第十二晶體管的第二端、第十三晶體管的控制端以及第十四晶體管的控制端均電連接，作為所述第一信號電路的第二輸出端；所述第四晶體管的第二端與所述第五晶體管的第二端、第八晶體管的控制端以及第九晶體管的控制端均電連接，作為所述第一信號電路的第一反饋端；

所述第五晶體管的第一端與所述第六晶體管的第二端電連接；所述第六晶體管的控制端與所述第三電阻的第一端以及第三電容的第一端均電連接，所述第三電阻的第二端作為所述第一信號電路的第二接收端；所述第三電容的第二端作為所述第一信號電路的第二輸入端；所述第六晶體管的第一端與所述第十晶體管的第一端、第十二晶體管的第一端以及第十四晶體管的第一端均電連接；

所述第七晶體管的控制端與所述第二電阻的第一端以及第二電容的第一端均電連接，所述第二電阻的第二端作為所述第一信號電路的第一接收端，所述第二電容的第二端作為所述第一信號電路的第二輸入端；所述第七晶體管的第二端與所述第八晶體管的第一端電連接；

所述第八晶體管的第二端與所述第九晶體管的第二端、第十一晶體管的控制端和第十二晶體管的控制端均電連接，作為所述第一信號電路的第一輸出端；

所述第九晶體管的第一端與所述第十晶體管的第二端電連接；

所述第十晶體管的控制端與所述第四電阻的第一端以及第四電容的第一端電連接，所述第四電阻的第二端作為所述第一信號電路的第二接收端，所述第四電容的第二端作為所述第一信號電路的第一輸入端；

所述第十三晶體管的第二端與所述第十四晶體管的第二端電連接。