[發(fā)明專利]一種小型發(fā)射控制盒

在審

• 申請(qǐng)?zhí)枺?/td>: 202010552667.8
• 申請(qǐng)日: 2020-06-17
• 公開（公告）號(hào): CN111811319A
• 公開（公告）日: 2020-10-23
• 發(fā)明（設(shè)計(jì)）人: 姚康生;王凡;王武;鄒敏懷;馬威;熊攀;付洪飛;石林;羅云;楊龍軍;余友好;張紅余;章祎;熊靜;童琴;劉紅皊
• 申請(qǐng)（專利權(quán)）人: 江西洪都航空工業(yè)集團(tuán)有限責(zé)任公司
• 主分類號(hào): F41F1/00
• 分類號(hào): F41F1/00;G05B19/042
• 代理公司: 南昌新天下專利商標(biāo)代理有限公司 36115
• 代理人: 熊婷

一種小型發(fā)射控制盒，其中，電源板安裝在底板與中板之間，中板內(nèi)安裝有核心板，并在中板一側(cè)設(shè)置有用于實(shí)現(xiàn)對(duì)上與飛機(jī)信號(hào)交聯(lián)、對(duì)下與導(dǎo)彈信號(hào)交聯(lián)的電連接器，電連接器中將雙同軸的接觸件拆分為三根芯線；功能板安裝在中板與蓋板之間，且位于核心板上方，同時(shí)功能板具備將1553B與RS422數(shù)據(jù)進(jìn)行互相轉(zhuǎn)化功能；核心板包括相互連接的DSP電路與FPGA電路；本發(fā)明體積小，能夠安裝于導(dǎo)發(fā)架內(nèi)部，同時(shí)能夠?qū)?553B與RS422數(shù)據(jù)進(jìn)行互相轉(zhuǎn)化，具備對(duì)數(shù)據(jù)進(jìn)行解析并重組，進(jìn)而實(shí)現(xiàn)不同總線之間的數(shù)據(jù)轉(zhuǎn)發(fā)，具備發(fā)射控制功能，能夠?qū)崿F(xiàn)導(dǎo)彈的發(fā)射。

技術(shù)領(lǐng)域

本發(fā)明涉及發(fā)射控制技術(shù)領(lǐng)域，尤其涉及一種小型發(fā)射控制盒。

背景技術(shù)

導(dǎo)彈1553B通訊接口符合GJB1188A的規(guī)定，選用的是GJB599Ⅲ系列電連接器，而1553B通訊接口需要兩個(gè)雙同軸接觸件，發(fā)射控制盒為了能夠與導(dǎo)彈完成通訊，其下接口內(nèi)必須有兩個(gè)雙同軸的接觸件，但這種電連接器往往體積較大，使得發(fā)射控制盒體積無(wú)法做到小型化。

傳統(tǒng)的RS422-1553B發(fā)射控制盒一般具有上、下兩個(gè)接口，其上接口一般與發(fā)射車或飛機(jī)連接，下接口與導(dǎo)彈連接，與發(fā)射車連接的發(fā)射控制盒一般安裝在發(fā)射箱內(nèi)，其受體積約束較小。與飛機(jī)連接的發(fā)射控制盒一般安裝在導(dǎo)發(fā)架內(nèi)，導(dǎo)發(fā)架內(nèi)部可用空間較小，從而導(dǎo)致這種具有兩個(gè)接口的發(fā)射控制盒無(wú)法安裝至導(dǎo)發(fā)架內(nèi)。

發(fā)明內(nèi)容

本發(fā)明所解決的技術(shù)問題在于提供一種小型發(fā)射控制盒，以解決上述背景技術(shù)中的問題。

本發(fā)明所解決的技術(shù)問題采用以下技術(shù)方案來(lái)實(shí)現(xiàn)：

一種小型發(fā)射控制盒，包括底板、中板、蓋板、電源板、核心板、功能板及電連接器，其中，電源板安裝在底板與中板之間，中板內(nèi)安裝有核心板，并在中板一側(cè)設(shè)置有用于實(shí)現(xiàn)對(duì)上與飛機(jī)信號(hào)交聯(lián)、對(duì)下與導(dǎo)彈信號(hào)交聯(lián)的電連接器，電連接器中將雙同軸的接觸件拆分為三根芯線；功能板安裝在中板與蓋板之間，且位于核心板上方，同時(shí)功能板具備將1553B與RS422的數(shù)據(jù)進(jìn)行互相轉(zhuǎn)化功能；核心板包括相互連接的DSP電路與FPGA電路。

在本發(fā)明中，所述電源板包括二次電源轉(zhuǎn)換模塊、浪涌尖峰抑制模塊及濾波模塊。

在本發(fā)明中，所述核心板還包括供電輸出控制電路。

在本發(fā)明中，所述DSP電路與FPGA電路通過(guò)EMIF接口連接。

在本發(fā)明中，所述功能板包括三次電源轉(zhuǎn)換電路、1553B電路、RS422電路、232電路及離散量處理電路。

在本發(fā)明中，所述雙同軸的接觸件拆分的三根芯線為+線、-線及屏蔽線。

在本發(fā)明中，所述FPGA電路中設(shè)置有FPGA數(shù)據(jù)存儲(chǔ)單元。

在本發(fā)明中，所述DSP電路內(nèi)部設(shè)置有存儲(chǔ)器。

在本發(fā)明中，發(fā)射控制盒運(yùn)行流程如下：

1）數(shù)據(jù)接收

FPGA電路接收從飛機(jī)/導(dǎo)彈的數(shù)據(jù)，并存儲(chǔ)在FPGA數(shù)據(jù)存儲(chǔ)單元中， DSP電路通過(guò)EMIF接口將FPGA數(shù)據(jù)存儲(chǔ)單元中的數(shù)據(jù)讀取到DSP電路內(nèi)部的存儲(chǔ)器中，由應(yīng)用層根據(jù)需要，調(diào)用API函數(shù)以獲取數(shù)據(jù)；

2）數(shù)據(jù)發(fā)送

應(yīng)用層調(diào)用API函數(shù)發(fā)送，并將解算得到的數(shù)據(jù)結(jié)果存至DSP電路內(nèi)部的存儲(chǔ)器中，并通過(guò)EMIF接口發(fā)送至FPGA電路，F(xiàn)PGA電路將收到的數(shù)據(jù)暫存在FPGA數(shù)據(jù)存儲(chǔ)單元內(nèi)，由FPGA電路的控制器將暫存數(shù)據(jù)發(fā)送至飛機(jī)或?qū)棧?/p>