[發(fā)明專利]一種無基板芯片堆疊封裝結(jié)構(gòu)、方法及電子產(chǎn)品在審
| 申請?zhí)枺?/td> | 202010549575.4 | 申請日： | 2020-06-16 |
| 公開（公告）號： | CN111725178A | 公開（公告）日： | 2020-09-29 |
| 發(fā)明（設(shè)計）人： | 王琇如 | 申請（專利權(quán)）人： | 杰群電子科技（東莞）有限公司 |
| 主分類號： | H01L23/498 | 分類號： | H01L23/498;H01L23/31;H01L25/00;H01L21/56;H01L21/60 |
| 代理公司： | 北京澤方譽航專利代理事務(wù)所(普通合伙) 11884 | 代理人： | 唐明磊 |
| 地址： | 523000 廣東省東莞*** | 國省代碼： | 廣東;44 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 無基板 芯片 堆疊 封裝 結(jié)構(gòu) 方法 電子產(chǎn)品 | ||
1.一種無基板芯片堆疊封裝結(jié)構(gòu)，其特征在于，包括重布線層、第一芯片、第二芯片、第一封裝層和第二封裝層，所述第一芯片和所述第二芯片分別通過第一封裝層和第二封裝層進行封裝，所述第一封裝層位于所述重布線層和所述第二封裝層之間，所述第一芯片的引腳連接于所述重布線層，所述第二芯片的引腳通過穿過所述第一封裝層的金屬連接柱連接于所述重布線層，所述重布線層背向所述第一芯片的一面設(shè)置有焊錫凸塊。
2.根據(jù)權(quán)利要求1所述的無基板芯片堆疊封裝結(jié)構(gòu)，其特征在于，所述金屬連接柱由銅、銀或錫中的一種或多種的組合形成。
3.根據(jù)權(quán)利要求1所述的無基板芯片堆疊封裝結(jié)構(gòu)，其特征在于，所述第二芯片的引腳通過連接錫球焊接于所述金屬連接柱。
4.根據(jù)權(quán)利要求1所述的無基板芯片堆疊封裝結(jié)構(gòu)，其特征在于，所述第一封裝層和所述第二封裝層由環(huán)氧樹脂封裝材料形成。
5.一種無基板芯片堆疊封裝方法，其特征在于，包括以下步驟：
S1、對第一芯片進行封裝，以形成第一封裝層，并在所述第一封裝層上貫穿設(shè)置金屬連接柱；
S2、在所述第一封裝層底側(cè)設(shè)置重布線層，并將所述第一芯片的引腳和所述金屬連接柱的底端連接于所述重布線層；
S3、將第二芯片的引腳連接于所述金屬連接柱的頂端，并對所述第二芯片進行封裝，以形成第二封裝層。
6.根據(jù)權(quán)利要求5所述的無基板芯片堆疊封裝方法，其特征在于，步驟S1具體包括：
S11、對第一芯片進行封裝，以形成第一封裝層；
S12、在所述第芯片以外的區(qū)域，對所述第一封裝層打孔，以形成貫穿所述第一封裝層的連接孔；
S13、往所述連接孔填充金屬材料，以形成金屬連接柱。
7.根據(jù)權(quán)利要求5所述的無基板芯片堆疊封裝方法，其特征在于，步驟S2具體包括：
S21、在所述第一封裝層底側(cè)設(shè)置重布線層，并使得所述第一芯片的引腳和所述金屬連接柱的底端連接于所述重布線層；
S22、在所述重布線層的底側(cè)植入錫球，以形成焊錫凸塊。
8.根據(jù)權(quán)利要求7所述的無基板芯片堆疊封裝方法，其特征在于，步驟S22之后，還包括：
S23、進行開短路測試。
9.一種電子產(chǎn)品，其特征在于，具有如權(quán)利要求1-4中任一項所述的無基板芯片堆疊封裝結(jié)構(gòu)。
10.一種電子產(chǎn)品，包括半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件采用如權(quán)利要求5-8中任一項所述的無基板芯片堆疊封裝方法封裝形成。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于杰群電子科技（東莞）有限公司，未經(jīng)杰群電子科技（東莞）有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202010549575.4/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
