[發明專利]包含多個存儲層的存儲器件

在審

• 申請號: 202010547437.2
• 申請日: 2020-06-16
• 公開（公告）號: CN112466904A
• 公開（公告）日: 2021-03-09
• 發明（設計）人: 李炯東
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L27/24
• 分類號: H01L27/24;H01L45/00;G11C5/06
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 許偉群;阮愛青

1.一種存儲器件，包括：

第一存儲層至第n存儲層，其分別與第一行線至第n行線耦接，所述第一行線至第n行線在與襯底的表面垂直的豎直方向上層疊在所述襯底上，n為正整數；

第一連接結構，其在所述豎直方向上從所述襯底延伸，以耦接到所述第一行線；

偶數編號的連接結構，其在所述豎直方向上從所述襯底延伸，并且分別耦接到第二行線至第n行線之中的偶數編號的行線的端部；以及

奇數編號的連接結構，其在所述豎直方向上從所述襯底延伸，并且分別耦接到所述第二行線至第n行線之中的奇數編號的行線的端部，

其中，所述偶數編號的連接結構與所述奇數編號的連接結構利用所述第一行線和所述第一連接結構而被間隔開，所述第一行線和所述第一連接結構介于所述偶數編號的連接結構與所述奇數編號的連接結構之間。

2.根據權利要求1所述的存儲器件，還包括：

列線，其與所述第一行線至第n行線交叉并且在所述豎直方向上被層疊；

連接結構，其將所述列線耦接在一起；以及

列選擇晶體管，其耦接到所述連接結構并形成在所述襯底中。

3.根據權利要求2所述的存儲器件，其中，所述第一存儲層至第n存儲層形成多個存儲層對，每個存儲層對包括奇數編號的存儲層和偶數編號的存儲層，以及

其中，所述列線分別由所述存儲層對共享。

4.根據權利要求2所述的存儲器件，其中，所述列選擇晶體管包括P溝道金屬氧化物半導體PMOS晶體管。

5.根據權利要求1所述的存儲器件，其中，所述偶數編號的連接結構和所述奇數編號的連接結構中的每個均包括通孔插塞，所述通孔插塞從所述第二行線至第n行線之中的對應行線延伸以與所述襯底接觸。

6.根據權利要求1所述的存儲器件，其中，所述偶數編號的連接結構和所述奇數編號的連接結構中的每個包括：

至少一個通孔插塞，其設置在所述第二行線至第n行線之中的對應行線與所述襯底之間；以及

至少一個接觸焊盤，其具有比所述通孔插塞大的寬度，并且與所述至少一個通孔插塞耦接。

7.根據權利要求1所述的存儲器件，其中，所述第一連接結構、所述偶數編號的連接結構和所述奇數編號的連接結構分別被耦接到形成在所述襯底中的N溝道金屬氧化物半導體NMOS晶體管。

8.一種存儲器件，包括：

襯底，其包括第一選擇組件和第二選擇組件，所述第一選擇組件包括N溝道金屬氧化物半導體NMOS晶體管，并且所述第二選擇組件包括P溝道金屬氧化物半導體PMOS晶體管；

多個存儲層，每個存儲層均包括多個存儲單元，并且在與所述襯底的表面垂直的豎直方向上層疊在所述襯底上方；

行線，其分別耦接到所述第一選擇組件，并且分別耦接到所述存儲層；以及

列線，其共同耦接到所述第二選擇組件的所述PMOS晶體管中的一個，并且耦接到所述存儲層。

9.根據權利要求8所述的存儲器件，其中，所述行線包括奇數編號的行線和偶數編號的行線，所述奇數編號的行線和所述偶數編號的行線形成多個對并且在所述豎直方向上交替地層疊，以及

其中，所述列線中的每個均設置在所述奇數編號的行線與所述偶數編號的行線的對之中的對應的一對奇數編號的行線與偶數編號的行線之間，所述列線在與所述行線交叉的方向上延伸。

10.根據權利要求8所述的存儲器件，還包括：連接結構，其將所述行線中的每個耦接到所述NMOS晶體管之中的對應的NMOS晶體管。

11.根據權利要求10所述的存儲器件，其中，所述連接結構包括通孔插塞，所述通孔插塞延伸為與對應的行線和所述對應的NMOS晶體管接觸。