[發(fā)明專利]晶閘管控制

在審

• 申請?zhí)枺?/td>: 202010547035.2
• 申請日: 2020-06-16
• 公開（公告）號: CN112104240A
• 公開（公告）日: 2020-12-18
• 發(fā)明（設(shè)計）人: L·宮蒂爾;林鈺朝
• 申請（專利權(quán)）人: 意法半導(dǎo)體有限公司
• 主分類號: H02M7/162
• 分類號: H02M7/162;H02M1/42
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 傅遠(yuǎn)

1.一種電路，包括：

整流橋，在所述整流橋的第一整流輸出端子與所述整流橋的第二整流輸出端子之間具有與第一整流元件串聯(lián)耦合的第一晶閘管；以及

第一二極管，在所述第一晶閘管的柵極與所述第二整流輸出端子之間與DC電壓源串聯(lián)耦合。

2.根據(jù)權(quán)利要求1所述的電路，還包括耦合在所述第一輸出端子與所述第二輸出端子之間的晶體管開關(guān)，其中，所述晶體管開關(guān)被選擇性地致動以迫使從所述DC電壓源通過所述第一二極管的電流傳導(dǎo)。

3.根據(jù)權(quán)利要求1所述的電路，還包括耦合在所述第一輸出端子與所述第二輸出端子之間的晶體管開關(guān)，其中，所述晶體管開關(guān)以施加到所述整流橋的輸入的AC電壓的半波的速率選擇性地被致動。

4.根據(jù)權(quán)利要求1所述的電路，還包括耦合在所述第一輸出端子與所述第二輸出端子之間的晶體管開關(guān)，其中，所述晶體管開關(guān)在施加到所述整流橋的所述輸入的AC電壓的過零的附近選擇性地被致動。

5.根據(jù)權(quán)利要求4所述的電路，其中，當(dāng)所述AC電壓下降到比由所述DC電壓源遞送的DC電壓大的值以下時，所述晶體管開關(guān)的導(dǎo)通被觸發(fā)。

6.根據(jù)權(quán)利要求4所述的電路，其中，在所述AC電壓下降到比由所述DC電壓源遞送的DC電壓大的值以下的時間以后的延遲之后，所述開關(guān)的所述導(dǎo)通被觸發(fā)。

7.根據(jù)權(quán)利要求1所述的電路，還包括將所述第一二極管的陰極耦合到所述第一晶閘管的柵極的第一電阻器。

8.根據(jù)權(quán)利要求1所述的電路，還包括耦合到所述第一輸出端子和所述第二輸出端子的功率因數(shù)校正電路。

9.根據(jù)權(quán)利要求1所述的電路，還包括耦合在所述整流橋的所述第一輸出端子與所述第二輸出端子之間的電容器。

10.根據(jù)權(quán)利要求9所述的電路，還包括耦合在所述第一輸出端子與所述第二輸出端子之間的晶體管開關(guān)，其中，所述晶體管開關(guān)選擇性地被致動以使所述電容器放電。

11.根據(jù)權(quán)利要求10所述的電路，其中，所述晶體管開關(guān)的所述選擇性致動發(fā)生在施加到所述整流橋的所述輸入的AC電壓的過零的附近。

12.根據(jù)權(quán)利要求1所述的電路，還包括浪涌電流限制電阻器，并且其中所述第一晶閘管的致動旁路所述浪涌電流限制電阻器。

13.根據(jù)權(quán)利要求1所述的電路，其中，所述整流橋還具有第二晶閘管，所述第二晶閘管與第二整流元件在所述第一整流輸出端子與所述第二整流輸出端子之間串聯(lián)耦合，并且其中，所述第一二極管與所述DC電壓源在所述第二晶閘管的柵極與所述第二整流輸出端子之間串聯(lián)耦合。

14.根據(jù)權(quán)利要求13所述的電路，還包括第二電阻器，所述第二電阻器將所述第一二極管的陰極耦合到所述第二晶閘管的所述柵極。

15.根據(jù)權(quán)利要求1所述的電路，還包括耦合在所述整流橋的輸入端子之間的AC電容器。

16.根據(jù)權(quán)利要求15所述的電路，還包括：

晶體管開關(guān)，耦合在所述第一輸出端子與所述第二輸出端子之間；以及

放電電路，被配置為經(jīng)由至少所述開關(guān)對所述AC電容器進(jìn)行放電，當(dāng)所述AC電壓的斷開被檢測到時，所述放電電路被導(dǎo)通。

17.根據(jù)權(quán)利要求1所述的電路，還包括耦合到所述第一輸出端子和所述第二輸出端子的功率轉(zhuǎn)換電路。