[發(fā)明專利]一種自校準(zhǔn)復(fù)合結(jié)構(gòu)ADC

在審

• 申請?zhí)枺?/td>: 202010547025.9
• 申請日: 2020-06-16
• 公開（公告）號: CN111525924A
• 公開（公告）日: 2020-08-11
• 發(fā)明（設(shè)計）人: 陳功;郭函;曾雪;李浩;張濤;凌味未;石躍;李蠡;董倩宇
• 申請（專利權(quán)）人: 成都信息工程大學(xué)
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 北京正華智誠專利代理事務(wù)所(普通合伙) 11870
• 代理人: 李林合;何凡

1.一種自校準(zhǔn)復(fù)合結(jié)構(gòu)ADC，其特征在于，包括：電容自校準(zhǔn)模塊U1、動態(tài)比較器U2、電容性數(shù)模轉(zhuǎn)換模塊U3、全并行4位模數(shù)轉(zhuǎn)換模塊U4、D觸發(fā)器U5、D觸發(fā)器U6、D觸發(fā)器U7、D觸發(fā)器U8、主控制模塊U9、CMOS互補開關(guān)SW1、CMOS互補開關(guān)SW2、柵壓自舉開關(guān)SW3、單刀雙擲開關(guān)SW4和采樣電容Cs；

所述動態(tài)比較器U2的時鐘信號CLK輸入端分別與主控制模塊U9的時鐘信號CLK輸入端和全并行4位模數(shù)轉(zhuǎn)換模塊的時鐘信號CLK輸入端連接，并作為自校準(zhǔn)復(fù)合結(jié)構(gòu)ADC的時鐘信號CLK輸入端；所述電容自校準(zhǔn)模塊U1的基準(zhǔn)電壓Vref輸入端分別與電容性數(shù)模轉(zhuǎn)換模塊U3的基準(zhǔn)電壓Vref輸入端和全并行4位模數(shù)轉(zhuǎn)換模塊U4的基準(zhǔn)電壓Vref輸入端連接，并作為自校準(zhǔn)復(fù)合結(jié)構(gòu)ADC的基準(zhǔn)電壓Vref輸入端；所述CMOS互補開關(guān)SW1的連通端a與CMOS互補開關(guān)SW2的連通端a連接，并作為自校準(zhǔn)復(fù)合結(jié)構(gòu)ADC的共模電壓Vcm輸入端；所述柵壓自舉開關(guān)SW3的輸入端a作為自校準(zhǔn)復(fù)合結(jié)構(gòu)ADC的模擬電壓Vin輸入端；所述主控制模塊U9的數(shù)字信號Dout[13:0]輸出端作為自校準(zhǔn)復(fù)合結(jié)構(gòu)ADC的數(shù)字信號Dout[13:0]輸出端；所述電容自校準(zhǔn)模塊U1的供電端VDD分別與動態(tài)比較器U2的供電端VDD、電容性數(shù)模轉(zhuǎn)換模塊U3的供電端VDD、全并行4位模數(shù)轉(zhuǎn)換模塊U4的供電端VDD、D觸發(fā)器U5-U8的供電端VDD、主控制模塊U9的供電端VDD、CMOS互補開關(guān)SW1的供電端VDD、CMOS互補開關(guān)SW2的供電端VDD、柵壓自舉開關(guān)SW3的供電端VDD和單刀雙擲開關(guān)SW4的供電端VDD連接，并作為自校準(zhǔn)復(fù)合結(jié)構(gòu)ADC的供電端VDD；所述電容自校準(zhǔn)模塊U1的公共端GND分別與動態(tài)比較器U2的公共端GND、電容性數(shù)模轉(zhuǎn)換模塊U3的公共端GND、全并行4位模數(shù)轉(zhuǎn)換模塊U4的公共端GND、D觸發(fā)器U5-U8的公共端GND、主控制模塊U9的公共端GND、CMOS互補開關(guān)SW1的公共端GND、CMOS互補開關(guān)SW2的公共端GND、柵壓自舉開關(guān)SW3的公共端GND、單刀雙擲開關(guān)SW4的公共端GND和采樣電容Cs的一端連接，并作為自校準(zhǔn)復(fù)合結(jié)構(gòu)ADC的公共端GND，并接地；所述電容自校準(zhǔn)模塊U1的校準(zhǔn)控制位信號Cal[6:0]輸入端與主控制模塊U9的校準(zhǔn)控制位信號Cal[6:0]輸出端連接；所述電容自校準(zhǔn)模塊U1的模擬信號Vasc端分別與CMOS互補開關(guān)SW1的連通端b和單刀雙擲開關(guān)SW4的可選端b連接；所述CMOS互補開關(guān)SW1的控制端ctl與主控制模塊U9的第二自校準(zhǔn)控制信號SC2輸出端連接；所述單刀雙擲開關(guān)SW4的可選端a分別與柵壓自舉開關(guān)SW3的輸出端b、采樣電容Cs的另一端和全并行4位模數(shù)轉(zhuǎn)換模塊U4的采樣電壓信號Vs輸入端連接；所述單刀雙擲開關(guān)SW4的固定端c與動態(tài)比較器U2的同相輸入端連接；所述單刀雙擲開關(guān)SW4的控制端ctl和電容性數(shù)模轉(zhuǎn)換模塊U3的第一自校準(zhǔn)控制信號SC1輸入端均與主控制模塊U9的第一自校準(zhǔn)控制信號SC1輸出端連接；所述柵壓自舉開關(guān)SW3的控制端ctl與主控制模塊U9的采樣控制信號SP輸出端連接；所述CMOS互補開關(guān)SW2的連通端b分別與電容性數(shù)模轉(zhuǎn)換模塊的模擬信號Vas端和動態(tài)比較器U2的反相輸入端連接；所述CMOS互補開關(guān)SW2的控制端ctl與主控制模塊U9的第三自校準(zhǔn)控制信號SC3輸出端連接；所述動態(tài)比較器U2的輸出端與主控制模塊U9的比較信號COMP輸入端連接；所述全并行4位模數(shù)轉(zhuǎn)換模塊U4的第三位信號BIT3輸出端與D觸發(fā)器U5的輸入端D連接，其第二位信號BIT2輸出端與D觸發(fā)器U6的輸入端D連接，其第一位信號BIT1輸出端與D觸發(fā)器U7的輸入端D連接，其第零位信號BIT0輸出端與D觸發(fā)器U8的輸入端D連接；所述D觸發(fā)器U5的時鐘信號clk輸入端分別與D觸發(fā)器U6的時鐘信號clk輸入端、D觸發(fā)器U7的時鐘信號clk輸入端、D觸發(fā)器U8的時鐘信號clk輸入端、主控制模塊U9的高4位使能控制信號SB輸出端和電容性數(shù)模轉(zhuǎn)換模塊U3的高4位使能控制信號SB輸入端連接；所述D觸發(fā)器U5的輸出端Q分別與電容性數(shù)模轉(zhuǎn)換模塊U3的緩沖信號b13輸入端和主控制模塊U9的緩沖信號b13輸入端連接；所述D觸發(fā)器U6的輸出端Q分別與電容性數(shù)模轉(zhuǎn)換模塊U3的緩沖信號b12輸入端和主控制模塊U9的緩沖信號b12輸入端連接；所述D觸發(fā)器U7的輸出端Q分別與電容性數(shù)模轉(zhuǎn)換模塊U3的緩沖信號b11輸入端和主控制模塊U9的緩沖信號b11輸入端連接；所述D觸發(fā)器U8的輸出端Q分別與電容性數(shù)模轉(zhuǎn)換模塊U3的緩沖信號b10輸入端和主控制模塊U9的緩沖信號b10輸入端連接；所述電容性數(shù)模轉(zhuǎn)換模塊U3的復(fù)位信號RST輸入端與主控制模塊U9的復(fù)位信號RST輸出端連接；所述電容性數(shù)模轉(zhuǎn)換模塊U3的電容控制位信號Ctlb[13:0]輸入端與主控制模塊U9的電容控制位信號Ctlb[13:0]輸出端連接；

所述全并行4位模數(shù)轉(zhuǎn)換模塊U4為SMIC130nm工藝CMOS集成電路，用于通過基準(zhǔn)電壓Vref直接量化采樣電壓信號Vs，并在D觸發(fā)器U5-U8作用下得到第13-10位數(shù)字信號Dout[13:10]的緩沖信號b13-b10，并將其傳遞給主控制模塊U9，緩存數(shù)字信號Dout[13:10]，同時傳遞給電容性數(shù)模轉(zhuǎn)換模塊U3，協(xié)助其逐次比較；所述電容性數(shù)模轉(zhuǎn)換模塊U3為SMIC130nm工藝CMOS集成電路，用于在主控制模塊U9的控制下，通過基準(zhǔn)電壓Vref，對采樣電壓信號Vs進行逐次比較，在動態(tài)比較器U2的反相輸入端形成逼近電壓，使得動態(tài)比較器U2逐次得到相應(yīng)的比較信號COMP，在主控制模塊U9的協(xié)同下得到第9-0位數(shù)字信號Dout[9:0]；所述電容自校準(zhǔn)模塊U1為SMIC130nm工藝CMOS集成電路，用于對電容性數(shù)模轉(zhuǎn)換模塊U3的內(nèi)部電容進行校準(zhǔn)；所述主控制模塊U9為SMIC130nm工藝CMOS時序邏輯專用集成電路ASIC，用于控制電容自校準(zhǔn)模塊U1對電容性數(shù)模轉(zhuǎn)換模塊U3的內(nèi)部電容校準(zhǔn)；控制電容性數(shù)模轉(zhuǎn)換模塊U3的逐次比較；拼接全并行4位模數(shù)轉(zhuǎn)換模塊U4提供的數(shù)字信號Dout[13:10]和通過電容性數(shù)模轉(zhuǎn)換模塊U3協(xié)同動態(tài)比較器U2得到的數(shù)字信號Dout[9:0]，得到整個14位數(shù)字信號Dout[13:0]。