[發明專利]垂直半導體裝置

在審

• 申請號: 202010545433.0
• 申請日: 2020-06-15
• 公開（公告）號: CN112151552A
• 公開（公告）日: 2020-12-29
• 發明（設計）人: 金成吉;金智美;金東謙;金成珍;金廷奐;金贊炯;崔至薰
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11556;H01L27/1157;H01L27/11582
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 趙南;張帆

1.一種垂直半導體裝置，包括：

堆疊結構，其包括交替重復堆疊的絕緣層和柵電極，所述堆疊結構與襯底的上表面間隔開；

溝道結構，其包括電荷存儲結構和溝道，所述溝道結構穿過所述堆疊結構；以及

下部連接結構，其形成在所述襯底上，所述下部連接結構與所述溝道和所述襯底電連接，其中

所述下部連接結構的側壁包括突出部，所述突出部設置在從所述襯底的所述上表面開始的所述側壁在豎直方向上的中心部分處。

2.根據權利要求1所述的垂直半導體裝置，其中，所述下部連接結構接觸所述襯底的表面，并且所述下部連接結構填充所述襯底的所述上表面與所述堆疊結構之間的間隙。

3.根據權利要求2所述的垂直半導體裝置，其中，所述下部連接結構包括保護圖案和具有導電性的溝道連接圖案，并且所述保護圖案的端部對應于所述突出部。

4.根據權利要求3所述的垂直半導體裝置，其中，所述溝道連接圖案共形地形成在所述間隙的上表面、所述溝道的側壁和所述間隙的下表面上，并且其中，所述保護圖案被設置在形成在所述間隙的所述上表面上的所述溝道連接圖案和形成在所述間隙的所述下表面上的所述溝道連接圖案之間。

5.根據權利要求3所述的垂直半導體裝置，其中，所述保護圖案包括在相同的蝕刻工藝中其蝕刻速率低于所述溝道連接圖案的蝕刻速率的材料。

6.根據權利要求3所述的垂直半導體裝置，其中，所述溝道連接圖案包括摻雜有導電雜質的多晶硅。

7.根據權利要求6所述的垂直半導體裝置，其中，所述保護圖案包括未摻雜的多晶硅。

8.根據權利要求6所述的垂直半導體裝置，其中，所述保護圖案包括絕緣材料或摻雜有非導電雜質的多晶硅。

9.根據權利要求3所述的垂直半導體裝置，其中，所述保護圖案的上表面和下表面具有斜面，并且所述保護圖案具有在第二方向上朝向其端部的尖銳的形狀。

10.根據權利要求3所述的垂直半導體裝置，其中，接縫被包括在所述保護圖案中。

11.根據權利要求1所述的垂直半導體裝置，還包括在所述下部連接結構和所述堆疊結構之間的支撐層。

12.根據權利要求1所述的垂直半導體裝置，還包括覆蓋所述堆疊結構和所述下部連接結構的側壁的絕緣間隔件，以及接觸所述絕緣間隔件和所述襯底并在第一方向上延伸的共源極圖案。

13.根據權利要求1所述的垂直半導體裝置，其中：

所述溝道結構形成在溝道孔中，所述溝道孔延伸穿過所述堆疊結構到所述襯底的上部，并且

所述電荷存儲結構形成在所述溝道孔的高于所述下部連接結構的上側壁上，并且所述溝道接觸所述電荷存儲結構和所述下部連接結構并具有圓柱形形狀。

14.根據權利要求1所述的垂直半導體裝置，其中，所述溝道包括上溝道和下溝道，所述上溝道和所述下溝道在豎直方向上彼此間隔開，并且所述下部連接結構與所述上溝道和所述下溝道電連接。

15.根據權利要求1所述的垂直半導體裝置，其中，所述溝道包括上溝道、下溝道和連接部分，其中，所述連接部分連接所述上溝道和所述下溝道，并且所述連接部分的寬度小于所述上溝道和所述下溝道中的每一個的寬度。

16.根據權利要求1所述的垂直半導體裝置，還包括：

電路圖案，其形成在下襯底上；

下絕緣中間層，其覆蓋所述電路圖案；以及

下導電圖案，其形成在所述下絕緣中間層上，其中

所述襯底設置在所述下導電圖案上。