[發明專利]一種帶輸出箝位功能的運算放大器

有效

• 申請號: 202010542890.4
• 申請日: 2020-06-15
• 公開（公告）號: CN111585516B
• 公開（公告）日: 2023-03-03
• 發明（設計）人: 周澤坤;金正揚;王佳文;王卓;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H03F1/02
• 分類號: H03F1/02;H03F1/30;H02M3/00;H02M1/00
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 葛啟函

1.一種帶輸出箝位功能的運算放大器，包括運算放大模塊、第一電阻、第一電容、偏置模塊、上限箝位模塊和下限箝位模塊，

所述偏置模塊用于為所述運算放大模塊、上限箝位模塊和下限箝位模塊提供偏置，包括第一PMOS管，第一PMOS管的柵漏短接并連接偏置電流，其源極連接電源電壓；

所述運算放大模塊的正向輸入端作為所述運算放大器的正向輸入端，其負向輸入端作為所述運算放大器的負向輸入端，其輸出端依次通過第一電阻和第一電容后接地；第一電阻和第一電容的連接點作為所述運算放大器的輸出端；

其特征在于，所述上限箝位模塊包括第五PMOS管、第十PMOS管、第十一PMOS管、第五NMOS管、第六NMOS管、第九NMOS管、第三電阻和第三電容，

第五PMOS管的柵極連接第一PMOS管的柵極，其漏極連接第十PMOS管和第十一PMOS管的源極，其源極連接電源電壓；

第十PMOS管的柵極連接上限箝位電壓，其漏極連接第五NMOS管的漏極和第九NMOS管的柵極；

第十一PMOS管的柵極連接所述運算放大模塊的輸出端和第九NMOS管的漏極，其漏極連接第六NMOS管的柵極和漏極以及第五NMOS管的柵極；

第五NMOS管、第六NMOS管和第九NMOS管的源極接地；

第三電阻一端連接所述運算放大模塊的輸出端，另一端通過第三電容后連接第九NMOS管的柵極；

所述下限箝位模塊包括第三PMOS管、第四PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第七NMOS管、第八NMOS管、第二電阻和第二電容，

第四PMOS管的柵極連接第三PMOS管的柵極和第一PMOS管的柵極，其漏極連接第十二PMOS管和第十三PMOS管的源極，其源極連接第三PMOS管的源極并連接電源電壓；

第十三PMOS管的柵極連接下限箝位電壓，其漏極連接第八NMOS管的漏極和第十五PMOS管的柵極；

第十二PMOS管的柵極連接所述運算放大模塊的輸出端和第十四PMOS管的漏極，其漏極連接第七NMOS管的柵極和漏極以及第八NMOS管的柵極；

第七NMOS管和第八NMOS管的源極以及第十五PMOS管的漏極接地；

第十四PMOS管的柵極連接第三PMOS管的漏極和第十五PMOS管的源極，其源極連接電源電壓或偏置信號，所述偏置信號由與第一PMOS管構成電流鏡的第十六PMOS管提供，第十六PMOS管的柵極連接第一PMOS管的柵極，其源極連接電源電壓，其漏極產生所述偏置信號；

第二電阻一端連接第十五PMOS管的柵極，另一端通過第二電容后連接所述運算放大模塊的輸出端。

2.根據權利要求1所述的帶輸出箝位功能的運算放大器，其特征在于，所述運算放大模塊包括第二PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管，

第二PMOS管的柵極連接第一PMOS管的柵極，其源極連接電源電壓，其漏極連接第六PMOS管和第七PMOS管的源極；

第七PMOS管的柵極作為所述運算放大模塊的正向輸入端，其漏極連接第九PMOS管的源極；

第六PMOS管的柵極作為所述運算放大模塊的負向輸入端，其漏極連接第八PMOS管的源極；

第八PMOS管的柵極連接第九PMOS管的柵極和偏置電壓，其漏極連接第一NMOS管的漏極并作為所述運算放大模塊的輸出端；

第三NMOS管的柵漏短接并連接第九PMOS管的漏極和第一NMOS管的柵極，其源極連接第四NMOS管的柵極和漏極以及第二NMOS管的柵極；

第二NMOS管的漏極連接第一NMOS管的源極，其源極連接第四NMOS管的源極并接地。

3.根據權利要求2所述的帶輸出箝位功能的運算放大器，其特征在于，所述第十六PMOS管為所述運算放大模塊中的第二PMOS管。

4.根據權利要求2或3所述的帶輸出箝位功能的運算放大器，其特征在于，所述第八PMOS管和第九PMOS管為低閾值PMOS管。