[發(fā)明專利]一種高性能DDR讀數(shù)據(jù)控制電路

在審

• 申請?zhí)枺?/td>: 202010540514.1
• 申請日: 2020-06-15
• 公開（公告）號: CN111653302A
• 公開（公告）日: 2020-09-11
• 發(fā)明（設(shè)計）人: 趙鑫鑫;姜凱;劉強;金長新
• 申請（專利權(quán)）人: 浪潮集團有限公司
• 主分類號: G11C11/4093
• 分類號: G11C11/4093;G11C11/4096
• 代理公司: 濟南信達專利事務(wù)所有限公司 37100
• 代理人: 姜明

本發(fā)明涉及信號發(fā)生器和FPGA設(shè)計領(lǐng)域，具體提供了一種高性能DDR讀數(shù)據(jù)控制電路，波形隊列控制模塊分別與DDR讀時序控制接口模塊與波形數(shù)據(jù)幀信息存儲模塊連接，DDR讀時序控制接口模塊還與DDR輸出數(shù)據(jù)緩沖隊列模塊連接，DDR輸出數(shù)據(jù)緩沖隊列模塊與波形數(shù)據(jù)整形模塊或波形數(shù)據(jù)暫存模塊連接；波形數(shù)據(jù)幀信息存儲模塊還依次與波形數(shù)據(jù)整形模塊和波形數(shù)據(jù)暫存模塊連接；數(shù)模轉(zhuǎn)換模塊與波形數(shù)據(jù)整形模塊連接。與現(xiàn)有技術(shù)相相比，本發(fā)明充分利用FPGA芯片的可配置性和片上存儲資源實時性特點，DDR內(nèi)存顆粒的大容量和高接口速率特點，實現(xiàn)波形數(shù)據(jù)的高速讀取。

技術(shù)領(lǐng)域

本發(fā)明涉及信號發(fā)生器和FPGA設(shè)計領(lǐng)域，具體提供一種高性能DDR讀數(shù)據(jù)控制電路。

背景技術(shù)

目前，電子信息技術(shù)產(chǎn)業(yè)發(fā)展迅速，信號發(fā)生器的應(yīng)用范圍越來越廣，同時，對信號發(fā)生器的信號質(zhì)量、波形可配置性和波形配置速率也提出來更高的要求。

但是目前來說，信號發(fā)生器的波形數(shù)據(jù)傳輸速率較慢，如何提高信號發(fā)生器的波形數(shù)據(jù)傳輸速率是本領(lǐng)域亟待解決的問題。

發(fā)明內(nèi)容

本發(fā)明是針對上述現(xiàn)有技術(shù)的不足，提供一種實用性強的高性能DDR讀數(shù)據(jù)控制電路。

本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是：

一種高性能DDR讀數(shù)據(jù)控制電路，包括波形隊列控制模塊、DDR讀時序控制接口模塊、DDR輸出數(shù)據(jù)緩沖隊列模塊、波形數(shù)據(jù)幀信息存儲模塊、波形數(shù)據(jù)整形模塊、波形數(shù)據(jù)暫存模塊和數(shù)模轉(zhuǎn)換模塊；

所述波形隊列控制模塊分別與DDR讀時序控制接口模塊與波形數(shù)據(jù)幀信息存儲模塊連接，所述DDR讀時序控制接口模塊還與DDR輸出數(shù)據(jù)緩沖隊列模塊連接，DDR輸出數(shù)據(jù)緩沖隊列模塊與波形數(shù)據(jù)整形模塊或波形數(shù)據(jù)暫存模塊連接；

所述波形數(shù)據(jù)幀信息存儲模塊還依次與波形數(shù)據(jù)整形模塊和波形數(shù)據(jù)暫存模塊連接；

所述數(shù)模轉(zhuǎn)換模塊與波形數(shù)據(jù)整形模塊連接。

進一步的，所述波形隊列控制模塊用于解析用戶配置的波形使用參數(shù)，向DDR讀時序控制接口模塊和波形數(shù)據(jù)幀信息存儲模塊發(fā)送控制指令，并生成波形數(shù)據(jù)幀信息發(fā)送至波形數(shù)據(jù)幀信息存儲模塊。

進一步的，所述DDR讀時序控制接口模塊用于根據(jù)波形隊列控制模塊發(fā)出的指令向DDR內(nèi)存顆粒發(fā)出符合芯片時序要求的讀指令。

進一步的，所述DDR輸出數(shù)據(jù)緩沖隊列模塊用于接收DDR內(nèi)存顆粒輸出的數(shù)據(jù)，根據(jù)指令將緩沖的數(shù)據(jù)發(fā)送給波形數(shù)據(jù)整形模塊。

進一步的，DDR輸出數(shù)據(jù)緩沖隊列模塊或根據(jù)指令將緩沖的數(shù)據(jù)發(fā)送給波形數(shù)據(jù)暫存模塊。

進一步的，所述波形數(shù)據(jù)幀信息存儲模塊用于存儲DDR輸出每一幀數(shù)據(jù)的有效位波形狀態(tài)信息。

進一步的，所述波形數(shù)據(jù)整形模塊用于每接收一幀波形數(shù)據(jù)就從波形數(shù)據(jù)幀信息存儲模塊讀取對應(yīng)的數(shù)據(jù)幀信息，根據(jù)數(shù)據(jù)幀信息對波形數(shù)據(jù)進行整形后發(fā)送給數(shù)模轉(zhuǎn)換模塊。

進一步的，所述波形數(shù)據(jù)暫存模塊用于暫時存儲符合條件的波形數(shù)據(jù)。

本發(fā)明的一種高性能DDR讀數(shù)據(jù)控制電路和現(xiàn)有技術(shù)相比，具有以下突出的有益效果：

本發(fā)明針對信號發(fā)生器對性能的需求，充分利用FPGA芯片的可配置性和片上存儲資源實時性特點，DDR內(nèi)存顆粒的大容量和高接口速率特點，實現(xiàn)波形數(shù)據(jù)的高速讀取。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。