[發(fā)明專利]一種線纜檢測(cè)設(shè)備、方法、系統(tǒng)及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)

在審

• 申請(qǐng)?zhí)枺?/td>: 202010537359.8
• 申請(qǐng)日: 2020-06-12
• 公開(kāi)（公告）號(hào): CN111722149A
• 公開(kāi)（公告）日: 2020-09-29
• 發(fā)明（設(shè)計(jì)）人: 鄧文博;孔祥濤
• 申請(qǐng)（專利權(quán)）人: 浪潮電子信息產(chǎn)業(yè)股份有限公司
• 主分類號(hào): G01R31/54
• 分類號(hào): G01R31/54;G01R31/58;G01R1/04
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 王雨

本申請(qǐng)公開(kāi)了一種線纜檢測(cè)設(shè)備及方法、系統(tǒng)、計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，設(shè)備包括：FPGA、與FPGA連接的提示器；FPGA的第一IO接口與目標(biāo)線纜的輸入接口相連接，F(xiàn)PGA的第二IO接口與目標(biāo)線纜的輸出接口相連接；其中，F(xiàn)PGA通過(guò)第一IO接口向目標(biāo)線纜發(fā)送目標(biāo)指令，并通過(guò)第二IO接口判斷是否接收到目標(biāo)指令，若通過(guò)第二IO接口接收到目標(biāo)指令，則控制提示器發(fā)出表征目標(biāo)線纜連通的提示信息，若未通過(guò)第二IO接口接收到目標(biāo)指令，則控制提示器發(fā)出表征目標(biāo)線纜存在斷路的提示信息。本申請(qǐng)中，只需通過(guò)發(fā)送指令便可以實(shí)現(xiàn)對(duì)目標(biāo)線纜的檢測(cè)，檢測(cè)速度快，準(zhǔn)確率高，此外，還可以提高線纜檢測(cè)的檢測(cè)多樣性。

技術(shù)領(lǐng)域

本申請(qǐng)涉及線纜檢測(cè)技術(shù)領(lǐng)域，更具體地說(shuō)，涉及一種線纜檢測(cè)設(shè)備、方法、系統(tǒng)及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。

背景技術(shù)

隨著大數(shù)據(jù)時(shí)代的到來(lái)，各種網(wǎng)絡(luò)數(shù)據(jù)呈爆炸性增長(zhǎng)，服務(wù)器應(yīng)用的環(huán)境也變得多種多樣，與此同時(shí)，服務(wù)器需要支持的配置也越來(lái)越多，比如擴(kuò)展不同的IO和存儲(chǔ)模塊。為了做到靈活配置，服務(wù)器內(nèi)部需要不同類型的線纜將主板和各個(gè)模塊互聯(lián)起來(lái)，形成一個(gè)完整的系統(tǒng)。

為了保證線纜能夠正常被使用，在服務(wù)器設(shè)計(jì)的初期階段需要對(duì)線纜樣品進(jìn)行量測(cè)，以確認(rèn)線纜是否按照設(shè)計(jì)要求進(jìn)行制作。現(xiàn)有的線纜檢測(cè)方法是人工借助萬(wàn)用表檢測(cè)線纜是否連通。

然而，服務(wù)器設(shè)計(jì)中使用的線纜的數(shù)量和線纜管腳較多，如果用萬(wàn)用表進(jìn)行通路檢測(cè)的話，過(guò)程繁瑣，工作量大，既浪費(fèi)時(shí)間，又容易遺漏混淆；適用性低。

綜上所述，如何提供線纜檢測(cè)的適用性是目前本領(lǐng)域技術(shù)人員亟待解決的問(wèn)題。

發(fā)明內(nèi)容

本申請(qǐng)的目的是提供一種線纜檢測(cè)設(shè)備，其能在一定程度上解決如何提高線纜檢測(cè)的適用性的技術(shù)問(wèn)題。本申請(qǐng)還提供了一種線纜檢測(cè)方法、系統(tǒng)及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)。

為了實(shí)現(xiàn)上述目的，本申請(qǐng)?zhí)峁┤缦录夹g(shù)方案：

一種線纜檢測(cè)設(shè)備，包括：FPGA、與所述FPGA連接的提示器；

所述FPGA的第一IO接口與目標(biāo)線纜的輸入接口相連接，所述FPGA的第二IO接口與所述目標(biāo)線纜的輸出接口相連接；

其中，所述FPGA通過(guò)所述第一IO接口向所述目標(biāo)線纜發(fā)送目標(biāo)指令，并通過(guò)所述第二IO接口判斷是否接收到所述目標(biāo)指令，若通過(guò)所述第二IO接口接收到所述目標(biāo)指令，則控制所述提示器發(fā)出表征所述目標(biāo)線纜連通的提示信息，若未通過(guò)所述第二IO接口接收到所述目標(biāo)指令，則控制所述提示器發(fā)出表征所述目標(biāo)線纜存在斷路的提示信息。

優(yōu)選的，所述第一IO接口和所述第二IO接口的接口類型包括slimlineX8線纜接口、MiniSAS線纜接口、oculink線纜接口、slimlineX4線纜接口。

優(yōu)選的，所述目標(biāo)線纜的管腳與所述FPGA的IO接口一一對(duì)應(yīng)連接；

所述FPGA通過(guò)所述第一IO接口向所述目標(biāo)線纜發(fā)送目標(biāo)指令，并通過(guò)所述第二IO接口判斷是否接收到所述目標(biāo)指令，若通過(guò)所述第二IO接口接收到所述目標(biāo)指令，則控制所述提示器發(fā)出表征所述目標(biāo)線纜連通的提示信息，若未通過(guò)所述第二IO接口接收到所述目標(biāo)指令，則控制所述提示器發(fā)出表征所述目標(biāo)線纜存在斷路的提示信息，包括：