[發(fā)明專利]一種芯片復(fù)位電路、方法以及設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 202010537351.1
• 申請(qǐng)日: 2020-06-12
• 公開（公告）號(hào): CN111736678B
• 公開（公告）日: 2022-06-10
• 發(fā)明（設(shè)計(jì)）人: 丁微微;童元滿
• 申請(qǐng)（專利權(quán)）人: 浪潮（北京）電子信息產(chǎn)業(yè)有限公司
• 主分類號(hào): G06F1/24
• 分類號(hào): G06F1/24;G06F11/14
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 高勇

1.一種芯片復(fù)位電路，其特征在于，包括：

第一邏輯電路，用于對(duì)復(fù)位按鍵輸出的電平與基板管理控制器的復(fù)位管腳輸出的電平進(jìn)行異或邏輯運(yùn)算得到第一電平，并輸出所述第一電平至延時(shí)芯片；

所述延時(shí)芯片，用于將所述第一電平延遲預(yù)設(shè)時(shí)間后輸出至或門；

第二邏輯電路，用于對(duì)所述復(fù)位按鍵輸出的電平與基板管理控制器的復(fù)位管腳輸出的電平進(jìn)行同或邏輯運(yùn)算得到第二電平，并將所述第二電平輸出至所述或門；

所述或門，用于對(duì)所述延時(shí)芯片輸出的電平與所述第二電平進(jìn)行或邏輯運(yùn)算得到第三電平，并輸出所述第三電平至目標(biāo)芯片，以復(fù)位所述目標(biāo)芯片。

2.根據(jù)權(quán)利要求1所述的芯片復(fù)位電路，其特征在于，所述第一邏輯電路包括：

第一異或門；所述第一異或門的輸入端連接所述復(fù)位按鍵與所述基板管理控制器的復(fù)位管腳，所述第一異或門的輸出端連接所述延時(shí)芯片的輸入端。

3.根據(jù)權(quán)利要求1所述的芯片復(fù)位電路，其特征在于，所述第二邏輯電路包括：

第二異或門與非門；所述第二異或門的輸入端連接所述復(fù)位按鍵與所述基板管理控制器的復(fù)位管腳，所述第二異或門的輸出端連接所述非門的輸入端，所述非門的輸出端連接所述或門的輸入端。

4.根據(jù)權(quán)利要求1所述的芯片復(fù)位電路，其特征在于，所述第二邏輯電路包括：

同或門；所述同或門的輸入端連接所述復(fù)位按鍵與所述基板管理控制器的復(fù)位管腳，所述同或門的輸出端連接所述或門的輸入端。

5.根據(jù)權(quán)利要求2所述的芯片復(fù)位電路，其特征在于，所述延時(shí)芯片的延遲時(shí)間小于所述第一邏輯電路正常輸出的高電平的維持時(shí)間。

6.根據(jù)權(quán)利要求2所述的芯片復(fù)位電路，其特征在于，所述延時(shí)芯片的延遲時(shí)間大于或等于所述第一邏輯電路正常輸出的高電平的維持時(shí)間。

7.一種芯片復(fù)位方法，其特征在于，包括：

對(duì)基板管理控制器的復(fù)位管腳輸出的電平與復(fù)位按鍵輸出的電平進(jìn)行異或邏輯運(yùn)算得到第一電平；

對(duì)所述基板管理控制器的復(fù)位管腳輸出的電平與所述復(fù)位按鍵輸出的電平進(jìn)行同或邏輯運(yùn)算得到第二電平；

對(duì)所述第一電平進(jìn)行延遲處理，并將延遲處理后得到的電平與所述第二電平進(jìn)行或邏輯運(yùn)算得到第三電平，并輸出所述第三電平，以通過所述第三電平復(fù)位目標(biāo)芯片。

8.根據(jù)權(quán)利要求7所述的芯片復(fù)位方法，其特征在于，所述對(duì)所述第一電平進(jìn)行延遲處理，包括：

將所述第一電平延遲預(yù)設(shè)時(shí)間，所述預(yù)設(shè)時(shí)間小于所述第一電平的為高電平時(shí)所述高電平的正常維持時(shí)間。

9.根據(jù)權(quán)利要求7 所述的芯片復(fù)位方法，其特征在于，所述對(duì)所述第一電平進(jìn)行延遲處理，包括：

將所述第一電平延遲預(yù)設(shè)時(shí)間，所述預(yù)設(shè)時(shí)間大于或等于所述第一電平的為高電平時(shí)所述高電平的正常維持時(shí)間。

10.一種芯片復(fù)位設(shè)備，其特征在于，包括：

存儲(chǔ)器，用于存儲(chǔ)計(jì)算機(jī)程序；

處理器，用于執(zhí)行所述計(jì)算機(jī)程序時(shí)，實(shí)現(xiàn)如權(quán)利要求7至9任一項(xiàng)所述的芯片復(fù)位方法的步驟。