[發(fā)明專利]一種具有埋層結(jié)構(gòu)的n型TFET器件及其制備方法

有效

• 申請?zhí)枺?/td>: 202010537107.5
• 申請日: 2020-06-12
• 公開（公告）號: CN111863937B
• 公開（公告）日: 2023-04-18
• 發(fā)明（設(shè)計）人: 王斌;陳睿;羅昭;藺孝堃;陳瑤;胡輝勇
• 申請（專利權(quán)）人: 西安電子科技大學(xué)
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/10;H01L29/78;H01L21/336
• 代理公司: 西安嘉思特知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 61230
• 代理人: 李園園

本發(fā)明公開了一種具有埋層結(jié)構(gòu)的n型TFET器件及其制備方法，所述n型TFET器件包括：襯底；襯底表面設(shè)有源區(qū)、漏區(qū)以及溝道區(qū)；其中，源區(qū)和漏區(qū)分別位于溝道區(qū)的兩端；溝道區(qū)下方設(shè)置有埋層，埋層起始于溝道區(qū)與源區(qū)的交界處，且埋層的長度小于溝道區(qū)的長度；溝道區(qū)上方設(shè)有柵極結(jié)構(gòu)；柵極結(jié)構(gòu)包括柵電極以及位于柵電極和溝道區(qū)之間的柵介質(zhì)層；源區(qū)和漏區(qū)上分別對應(yīng)設(shè)有源電極和漏電極。本發(fā)明提供的n型TFET器件降低了對柵極金屬功函數(shù)的要求，使器件閾值電壓得到降低，GIDL效應(yīng)得到抑制；同時，由于襯底隧穿結(jié)的引入，增大了器件的隧穿面積，提升了開態(tài)電流，提高了器件性能。

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，具體涉及一種具有埋層結(jié)構(gòu)的n型TFET器件及其制備方法。

背景技術(shù)

隨著CMOS晶體管尺寸的不斷縮小、芯片集成密度的不斷提升，功耗成為限制集成電路發(fā)展的關(guān)鍵問題。亞閾值擺幅表征了器件從關(guān)態(tài)轉(zhuǎn)換到開態(tài)速度的高低，亞閾值擺幅越大，器件處于亞閾狀態(tài)的時間越短，器件功耗就越低。然而，受載流子注入機制的制約，室溫下MOSFET的亞閾值擺幅所能達到的最小極限是60mV/dec，導(dǎo)致傳統(tǒng)微納電子器件變得難以滿足現(xiàn)代先進集成電路低功耗設(shè)計的要求。因此，具有低亞閾值擺幅的隧穿場效應(yīng)晶體(TFET)近年來受到了各大研究機構(gòu)的廣泛關(guān)注。

與傳統(tǒng)場效應(yīng)晶體管的工作機制不同，TFET器件基于PiN結(jié)構(gòu)、利用溝道與源\漏區(qū)的帶帶隧穿(BTBT)機制，實現(xiàn)器件的開啟。因此，TFET器件亞閾值擺幅小、關(guān)態(tài)電流小、短溝道效應(yīng)好。然而，常規(guī)TFET在開態(tài)時，溝道和源\漏區(qū)之間的隧穿通道僅為溝道表面處受到柵極控制的一層極薄的強反型層，隧穿面積極小，是典型的“點”隧穿，器件開態(tài)電流低、閾值電壓高，是限制TFET器件發(fā)展的主要因素。

為了提高TFET器件的開態(tài)電流，現(xiàn)有技術(shù)提出了一種具有P+N+N+結(jié)構(gòu)的n型TFET(PNN-TFET)。該器件在零偏壓下利用在柵電極上引入的大功函數(shù)金屬(如Au、Pt等)實現(xiàn)對溝道區(qū)的有效耗盡；當(dāng)器件處于開態(tài)時，由于溝道的重摻雜，在由源區(qū)與溝道區(qū)形成的P+N+結(jié)處的整個區(qū)域都會發(fā)生顯著的隧穿，因此，該器件具有“線”隧穿器件的特性，并且工作在平帶模式或累積模式，而非傳統(tǒng)TFET的反型模式。

然而，為了保證零偏壓下的溝道能被完全耗盡，PNN-TFET要求溝道厚度足夠薄，致使器件開態(tài)電流依然遠小于MOSFET器件的開態(tài)電流；此外，功函數(shù)差的增大，導(dǎo)致了器件的閾值電壓升高，且在關(guān)態(tài)下引入了嚴重的柵致泄漏電流(GIDL效應(yīng))。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)中存在的上述問題，本發(fā)明提供了一種具有埋層結(jié)構(gòu)的n型TFET器件及其制備方法。本發(fā)明要解決的技術(shù)問題通過以下技術(shù)方案實現(xiàn)：

一種具有埋層結(jié)構(gòu)的n型TFET器件，包括：

襯底；

所述襯底表面設(shè)有源區(qū)、漏區(qū)以及溝道區(qū)；其中，所述源區(qū)和所述漏區(qū)分別位于所述溝道區(qū)的兩端；

所述溝道區(qū)包括溝道重摻雜區(qū)以及溝道輕摻雜區(qū)；所述溝道重摻雜區(qū)下方設(shè)置有埋層，所述埋層起始于所述溝道區(qū)與所述源區(qū)的交界處，且與所述溝道重摻雜區(qū)的長度相同；

所述溝道區(qū)上方設(shè)有柵極結(jié)構(gòu)；所述柵極結(jié)構(gòu)包括柵電極以及位于所述柵電極和所述溝道區(qū)之間的柵介質(zhì)層；

所述源區(qū)和所述漏區(qū)上分別對應(yīng)設(shè)有源電極和漏電極。

在本發(fā)明的一個實施例中，所述源電極、所述漏電極和所述柵電極采用同種金屬，且所述金屬為低功函數(shù)金屬。

在本發(fā)明的一個實施例中，所述埋層距所述漏區(qū)的距離為L_gap，且L_gap大于50nm。

在本發(fā)明的一個實施例中，所述埋層為重摻雜區(qū)域，且摻雜濃度高于所述溝道區(qū)摻雜濃度；其中，所述埋層與所述溝道區(qū)異型摻雜以形成襯底PN結(jié)。