[發明專利]一種基于UVM的驗證平臺開發方法、系統、終端及存儲介質

有效

• 申請號: 202010537036.9
• 申請日: 2020-06-12
• 公開（公告）號: CN111859834B
• 公開（公告）日: 2023-04-14
• 發明（設計）人: 郭瑜
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F30/3308
• 分類號: G06F30/3308
• 代理公司: 濟南舜源專利事務所有限公司 37205
• 代理人: 劉雪萍

1.一種基于UVM的驗證平臺開發方法，其特征在于，包括：

預定義所述驗證平臺的新的驗證組件及其驗證IP，得到集成參數；

代碼生成器根據所述集成參數編譯流程腳本；

仿真器調用所述編譯流程腳本完成驗證平臺的編譯和驗證仿真工作；

將預定義的集成參數存儲在通用模板文件里；

預定義所述驗證平臺的新的驗證組件及其驗證IP的定義過程包括：

（1）驗證包導入：導入驗證組件包和驗證IP包到驗證環境中；

（2）接口傳遞：在驗證環境頂層實現對驗證組件和驗證IP的接口類的例化，并完成接口類的傳遞；

（3）接口連接：在管腳列表文件里完成接口類信號和待測設計相關信號的連接，以此來實現驗證組件對待測試設計的驅動和檢測；

（4）頂層定義：對于新的組件和驗證IP的集成，要根據項目需求在頂層環境類里創建并例化該驗證組件的頂層結構；

（5）序列橋接1：所有驗證組件的序列通過掛載在定序器來完成事務項的傳遞，所以驗證頂層的虛擬定序器里需要鏈接所有驗證組件和驗證IP的子定序器，以此來完成底層定序器的橋接，同時需要在驗證頂層的連接階段做好虛擬定序器中各子定序器句柄和底層驗證組件定序器實體對象的一一對接；

序列橋接2：待定序器在頂層和底層之間的鏈接完成后，將所有驗證組件和驗證IP的序列庫和頂層虛擬序列關聯起來，實現調配；

（6）頂層驅動：根據待測設計使用場景創建相應的測試用例來調用各個驗證組件序列并通過驗證平臺頂層環境完成激勵傳遞；

驗證師基于設計規格書里寄存器相關內容的描述通過寄存器描述語言進行寄存器信息提取，然后結合通用模板文件里對應寄存器參數的解析來自動生成寄存器模型和相應的功能測試序列。

2.根據權利要求1所述的一種基于UVM的驗證平臺開發方法，其特征在于，所述代碼生成器根據所述集成參數編譯流程腳本，包括：

代碼生成器解析預定義的集成參數來自動生成寄存器模型和相應的功能測試序列，從而將新的組件和驗證IP集成到代碼產生器生成的驗證環境里；

通過所述寄存器模型編譯所述開發方法的流程腳本。

3.根據權利要求1所述的一種基于UVM的驗證平臺開發方法，其特征在于，所述定義包括：頂層定義包和接口定義包。

4.一種基于UVM的驗證平臺開發系統，其特征在于，包括：

預定義單元，配置用于預定義所述驗證平臺的新的驗證組件及其驗證IP，得到集成參數；

腳本編譯單元，配置用于代碼生成器根據所述集成參數編譯流程腳本；

編譯仿真單元，配置用于仿真器調用所述編譯流程腳本完成驗證平臺的編譯和驗證仿真工作；

所述驗證平臺開發系統將預定義的集成參數存儲在通用模板文件里；

預定義所述驗證平臺的新的驗證組件及其驗證IP的定義過程包括：

（1）驗證包導入：導入驗證組件包和驗證IP包到驗證環境中；

（2）接口傳遞：在驗證環境頂層實現對驗證組件和驗證IP的接口類的例化，并完成接口類的傳遞；

（3）接口連接：在管腳列表文件里完成接口類信號和待測設計相關信號的連接，以此來實現驗證組件對待測試設計的驅動和檢測；

（4）頂層定義：對于新的組件和驗證IP的集成，要根據項目需求在頂層環境類里創建并例化該驗證組件的頂層結構；

（5）序列橋接1：所有驗證組件的序列通過掛載在定序器來完成事務項的傳遞，所以驗證頂層的虛擬定序器里需要鏈接所有驗證組件和驗證IP的子定序器，以此來完成底層定序器的橋接，同時需要在驗證頂層的連接階段做好虛擬定序器中各子定序器句柄和底層驗證組件定序器實體對象的一一對接；

序列橋接2：待定序器在頂層和底層之間的鏈接完成后，將所有驗證組件和驗證IP的序列庫和頂層虛擬序列關聯起來，實現調配；

（6）頂層驅動：根據待測設計使用場景創建相應的測試用例來調用各個驗證組件序列并通過驗證平臺頂層環境完成激勵傳遞；

驗證師基于設計規格書里寄存器相關內容的描述通過寄存器描述語言進行寄存器信息提取，然后結合通用模板文件里對應寄存器參數的解析來自動生成寄存器模型和相應的功能測試序列。