[發(fā)明專利]一種link16信號(hào)模擬器

有效

• 申請(qǐng)?zhí)枺?/td>: 202010535778.8
• 申請(qǐng)日: 2020-06-12
• 公開（公告）號(hào): CN111510182B
• 公開（公告）日: 2020-09-29
• 發(fā)明（設(shè)計(jì)）人: 盧凱;肖金敏;何云川;彭青建
• 申請(qǐng)（專利權(quán)）人: 成都銳新科技有限公司
• 主分類號(hào): H04B1/7136
• 分類號(hào): H04B1/7136;H04B1/717;H04B14/02;H04B17/00;H04L1/00
• 代理公司: 成都正華專利代理事務(wù)所(普通合伙) 51229
• 代理人: 陳選中

1.一種link16信號(hào)模擬器，其特征在于，包括信號(hào)產(chǎn)生模塊，分別與所述信號(hào)產(chǎn)生模塊相連接的控制模塊和功放模塊，所述信號(hào)產(chǎn)生模塊、功放模塊和控制模塊分別與電源模塊相連接；

所述控制模塊，用于顯示并設(shè)置工作參數(shù)；

所述信號(hào)產(chǎn)生模塊包括與控制模塊相連接的FPGA，所述FPGA的輸出端分別連接DDS信號(hào)發(fā)生器和數(shù)模轉(zhuǎn)換器；所述FPGA的輸入端與功分器相連接；所述功分器的輸入端與晶振相連接；所述功分器的另一個(gè)輸出端與鎖相環(huán)相連接；所述DDS信號(hào)發(fā)生器的輸出端依次連接第一低噪聲放大器、低通濾波器、第二低噪聲放大器和第二衰減器；所述數(shù)模轉(zhuǎn)換器的輸出端依次連接第一帶通濾波器、射頻放大器和第一衰減器；所述第一衰減器和第二衰減器的輸出端分別與混頻器相連接；所述混頻器的輸出端依次連接第三衰減器和第二帶通濾波器；所述第二帶通濾波器的輸出端為信號(hào)產(chǎn)生模塊的輸出端；其中FPGA一方面根據(jù)工作參數(shù)控制DDS信號(hào)發(fā)生器生成960MHz~1224MHz的MSK基帶調(diào)制信號(hào)，另一方面產(chǎn)生60MHz間距1MHz的梳狀譜信號(hào)發(fā)送至數(shù)模轉(zhuǎn)換器；

所述功放模塊，用于對(duì)第二帶通濾波器輸出的射頻信號(hào)進(jìn)行放大輸出。

2.根據(jù)權(quán)利要求1所述的link16信號(hào)模擬器，其特征在于，所述控制模塊包括ARM處理器，以及分別與ARM處理器相連接的存儲(chǔ)器、RAM、觸摸屏、以太網(wǎng)接口、開關(guān)、鍵盤和指示燈。

3.根據(jù)權(quán)利要求2所述的link16信號(hào)模擬器，其特征在于，所述以太網(wǎng)接口包括型號(hào)為L(zhǎng)AN8720A的芯片；所述鍵盤的型號(hào)為HSK66-S16。

4.根據(jù)權(quán)利要求1所述的link16信號(hào)模擬器，其特征在于，所述FPGA的型號(hào)為XC7K325T。

5.根據(jù)權(quán)利要求1所述的link16信號(hào)模擬器，其特征在于，所述晶振為100MHz晶振。

6.根據(jù)權(quán)利要求1所述的link16信號(hào)模擬器，其特征在于，所述數(shù)模轉(zhuǎn)換器的型號(hào)為AD9122。

7.根據(jù)權(quán)利要求1所述的link16信號(hào)模擬器，其特征在于，所述射頻放大器的型號(hào)為ADA4643。

8.根據(jù)權(quán)利要求1所述的link16信號(hào)模擬器，其特征在于，所述DDS信號(hào)發(fā)生器的型號(hào)為AD9914。

9.根據(jù)權(quán)利要求1所述的link16信號(hào)模擬器，其特征在于，所述功放模塊包括依次相連接的第一數(shù)控衰減器、第三低噪聲放大器、第二數(shù)控衰減器G類放大器和功率放大器；所述第一數(shù)控衰減器和第二數(shù)控衰減器的受控端與FPGA相連接；所述功率放大器的輸出端為功放模塊的輸出端。