[發明專利]碳化硅外延基板、碳化硅半導體裝置及其制造方法在審
| 申請號: | 202010534386.X | 申請日: | 2016-04-06 |
| 公開(公告)號: | CN111799324A | 公開(公告)日: | 2020-10-20 |
| 發明(設計)人: | 和田圭司;西口太郎;日吉透 | 申請(專利權)人: | 住友電氣工業株式會社 |
| 主分類號: | H01L29/16 | 分類號: | H01L29/16;H01L21/02;H01L21/306;H01L29/04;H01L29/34;H01L29/40;H01L21/336;H01L29/739;H01L29/78;C23C16/32;C23C16/56;C30B25/02;C30B25/20;C30B2 |
| 代理公司: | 中原信達知識產權代理有限責任公司 11219 | 代理人: | 陳海濤;王海川 |
| 地址: | 日本大阪*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 碳化硅 外延 半導體 裝置 及其 制造 方法 | ||
1.一種碳化硅外延基板,其包含:
碳化硅單晶基板;和
在所述碳化硅單晶基板上形成的外延層;
所述碳化硅單晶基板具有4H-SiC的多型,
所述外延層的表面中的算術平均粗糙度為0.1nm以下,
在所述表面中,
胡蘿卜狀缺陷的缺陷密度為0.1個/cm2以下,
作為梯形凹陷的梯形缺陷的缺陷密度為0.1個/cm2以下,
當在俯視圖中觀察時,所述梯形缺陷各自包含與11-20方向相交的上底部和下底部,
所述上底部的寬度為0.1μm以上且100μm以下,并且所述下底部的寬度為50μm以上且5000μm以下,
所述上底部包含突起部,并且所述下底部包含多個臺階聚并。
2.根據權利要求1所述的碳化硅外延基板,其中,
所述碳化硅單晶基板的直徑為150mm以上且300mm以下。
3.根據權利要求1所述的碳化硅外延基板,其中,
相對于(0001)面或(000-1)面,所述碳化硅單晶基板的偏角為1°以上且8°以下。
4.根據權利要求1至3中任一項所述的碳化硅外延基板,其中
所述胡蘿卜狀缺陷的缺陷密度大于零個/cm2。
5.根據權利要求1至3中任一項所述的碳化硅外延基板,其中
所述梯形缺陷的缺陷密度大于零個/cm2。
6.一種碳化硅半導體裝置的制造方法,其包括:
準備根據權利要求1至5中任一項所述的碳化硅外延基板的步驟;和
在所述外延層上形成氧化硅膜的步驟。
7.一種碳化硅半導體裝置,其包含:
碳化硅外延基板,所述碳化硅外延基板包含碳化硅單晶基板和外延層,所述碳化硅單晶基板具有第一主面和位于所述第一主面相反側的第二主面,所述外延層在所述第一主面上形成并且在所述碳化硅單晶基板所在側的相反側具有第三主面;
在所述第三主面上形成的氧化硅膜;
與所述第三主面側連接的第一電極;和
與所述第二主面側連接的第二電極,
所述碳化硅外延基板是根據權利要求1至5中任一項所述的碳化硅外延基板,
所述氧化硅膜的厚度為10nm以上且100nm以下,
在25℃的環境下和20mA/cm2的恒定電流密度下進行的經時絕緣擊穿測定中的擊穿電荷量為60C/cm2以上。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于住友電氣工業株式會社,未經住友電氣工業株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010534386.X/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





