[發明專利]基于主機的錯誤校正

在審

• 申請號: 202010533795.8
• 申請日: 2020-06-12
• 公開（公告）號: CN112084052A
• 公開（公告）日: 2020-12-15
• 發明（設計）人: R·巴蘇;R·C·墨菲
• 申請（專利權）人: 美光科技公司
• 主分類號: G06F11/07
• 分類號: G06F11/07;G11C16/08;G11C16/14
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本發明描述與基于主機的錯誤校正相關的系統、設備和方法。可在主機計算系統上而非在存儲器系統上執行錯誤校正操作。舉例來說，含有錯誤位的數據可從存儲器系統傳送到主機計算系統，且可使用駐存于所述主機計算系統上的電路執行錯誤校正操作。在實例中，一種方法可包含通過主機計算系統，從可耦合到所述主機計算系統的存儲器系統接收包括多個未經校正位的數據；至少部分地基于與所述數據相關聯的應用確定所述數據的可接受錯誤范圍；和使用駐存于所述主機計算系統上的錯誤校正邏輯，至少部分地基于所述可接受錯誤范圍對所述數據執行初始錯誤校正操作。

技術領域

本公開大體上涉及半導體存儲器和方法，并且更具體地說，涉及用于基于主機的錯誤校正的設備、系統和方法。

背景技術

存儲器裝置通常提供為計算機或其它電子系統中的內部、半導體、集成電路。存在許多不同類型的存儲器，包含易失性和非易失性存儲器。易失性存儲器可能需要電力來維持其數據(例如主機數據、錯誤數據等等)，并包含隨機存取存儲器(RAM)、動態隨機存取存儲器(DRAM)、靜態隨機存取存儲器(SRAM)、同步動態隨機存取存儲器(SDRAM)和閘流體隨機存取存儲器(TRAM)等等。非易失性存儲器可通過在未供電時保存所存儲數據來提供永久數據，且可包含NAND快閃存儲器、NOR快閃存儲器和電阻可變存儲器，例如相變隨機存取存儲器(PCRAM)、電阻性隨機存取存儲器(RRAM)和磁阻隨機存取存儲器(MRAM)，例如自旋力矩轉移隨機存取存儲器(STT RAM)等等。

存儲器裝置可耦合到主機(例如，主機計算裝置)以存儲數據、命令和/或指令以在計算機或電子系統處于操作中時供主機使用。舉例來說，數據、命令和/或指令可在計算或其它電子系統的操作期間在主機和存儲器裝置之間傳送。

發明內容

本公開的一個方面提供一種用于基于主機的錯誤校正的方法，其中所述方法包括：通過主機計算系統，從可耦合到所述主機計算系統的存儲器系統接收包括多個未經校正位的數據；至少部分地基于與所述數據相關聯的應用確定所述數據的可接受錯誤范圍；和使用駐存于所述主機計算系統上的錯誤校正邏輯，至少部分地基于所述可接受錯誤范圍對所述數據執行初始錯誤校正操作。

本公開的另一方面提供一種用于基于主機的錯誤校正的設備，其中所述設備包括：錯誤校正組件，其包括部署于主機計算系統上的硬件，其中所述錯誤校正組件被配置成執行指令以進行以下操作：從包括可耦合到所述主機計算系統的多個自選存儲器單元的存儲器裝置接收包括多個未經校正位的數據；至少部分地基于與所述數據相關聯的應用確定所述數據的可接受錯誤范圍；和至少部分地基于所述可接受錯誤范圍對包括所述多個未經校正位的所述數據執行初始錯誤校正操作。

本公開的另一方面提供一種用于基于主機的錯誤校正的設備，其中所述設備包括：存儲器裝置；和媒體控制器，其耦合到所述存儲器裝置，其中所述媒體控制器被配置成：從所述存儲器裝置請求包括多個未經校正位的數據，其中所述數據含有至少一個錯誤；致使包括所述多個未經校正位的所述數據傳送到錯誤校正邏輯，其中所述錯誤校正邏輯包括在所述存儲器裝置和所述媒體控制器外部的電路；至少部分地基于與所述數據相關聯的應用確定所述數據的可接受錯誤范圍；和將一命令發送到所述錯誤校正邏輯以致使所述錯誤校正組件至少部分地基于所述可接受錯誤范圍起始對包括所述多個未經校正位的所述數據的初始錯誤校正操作。

附圖說明

圖1是根據本公開的數個實施例的呈包含具有存儲器系統的設備的計算系統形式的功能框圖。

圖2A是根據本公開的數個實施例的呈包含錯誤校正組件的設備形式的功能框圖。

圖2B是根據本公開的數個實施例的呈包含錯誤校正組件的設備形式的另一功能框圖。

圖3是根據本公開的數個實施例的表示用于基于主機的錯誤校正的實例方法的流程圖。

具體實施方式