[發明專利]PIN感光器件及其制作方法、及顯示面板

有效

• 申請號: 202010533493.0
• 申請日: 2020-06-11
• 公開（公告）號: CN111599879B
• 公開（公告）日: 2022-05-31
• 發明（設計）人: 袁劍峰;艾飛;宋繼越
• 申請（專利權）人: 武漢華星光電技術有限公司
• 主分類號: H01L31/0336
• 分類號: H01L31/0336;H01L31/105;H01L31/18;H01L27/12
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 何輝

1.一種PIN感光器件，其特征在于，其至少包括：

依序設置的下層電極、PIN光電二極體、以及上層電極，其中，所述PIN光電二極體包括N型半導體層、本征半導體層、以及P型半導體層，并且所述P型半導體層的價帶能級介于所述本征半導體層和所述上層電極的價帶能級之間,

其中所述N型半導體層與所述本征半導體層的材料為硅，而所述P型半導體層的材料為鉬氧化物。

2.一種PIN感光器件的制作方法，其特征在于，其包括以下步驟： 在襯底基板上形成圖案化的下層電極；

形成第一絕緣層覆蓋于所述襯底基板和所述下層電極，并在所述第一絕緣層對應部份的所述下層電極處形成第一開孔；

對應所述第一開孔處依序形成圖案化的N型半導體層與本征半導體層于所述下層電極上；

形成鈍化層覆蓋于上述結構，并在所述鈍化層對應所述本征半導體層處形成第二開孔；

對應所述第二開孔處形成圖案化的P型半導體層于所述本征半導體層上；以及

形成圖案化的上層電極覆蓋于所述P型半導體層，并且所述P型半導體層的價帶能級介于所述本征半導體層和所述上層電極的價帶能級之間,

其中所述N型半導體層與所述本征半導體層的材料為硅，而所述P型半導體層的材料為鉬氧化物。

3.根據權利要求2所述的制作方法，其特征在于：所述第二開孔與所述第一開孔使用相同的光罩進行圖案化。

4.根據權利要求2所述的制作方法，其特征在于：對所述P型半導體層進行圖案化的光罩與對所述N型半導體層與所述本征半導體層進行圖案化的光罩相同。

5.根據權利要求2所述的制作方法，其特征在于，在所述形成圖案化的上層電極覆蓋于所述P型半導體層之前還包括：

形成第二絕緣層覆蓋于上述結構，并在所述第二絕緣層對應所述P型半導體層處形成第三開孔。

6.根據權利要求5所述的制作方法，其特征在于：所述第三開孔與所述第一開孔使用相同的光罩進行圖案化。

7.根據權利要求5所述的制作方法，其特征在于，其還包括：

形成所述第一開孔的同時，在所述第一絕緣層對應另一部份的所述下層電極處形成第一子開孔；

形成所述第二開孔的同時，在所述鈍化層對應所述第一子開孔處形成第二子開孔；

形成所述第三開孔的同時，在所述第二絕緣層對應所述第一子開孔與所述第二子開孔處形成第三子開孔；以及

形成所述上層電極的同時，形成所述上層電極的材料形成所述PIN感光器件的陰極，并且所述陰極通過所述第一子開孔、所述第二子開孔、以及所述第三子開孔與所述下層極連接。

8.根據權利要求2所述的制作方法，其特征在于，所述對應所述第二開孔處形成圖案化的P型半導體層于所述本征半導體層上之后還包括：

在所述第一絕緣層以及所述鈍化層對應另一部份的所述下層電極處形成開孔；以及

形成所述上層電極的同時，形成所述上層電極的材料形成所述PIN感光器件的陰極，并且所述陰極通過所述開孔與所述下層電極連接。

9.一種顯示面板，其包括具有多個薄膜晶體管的薄膜晶體管陣列基板以及多個根據權利要求1所述的PIN感光器件，所述多個PIN感光器件堆疊設置在所述薄膜晶體管上。