[發明專利]半導體裝置和包括該半導體裝置的電子設備

在審

• 申請號: 202010531248.6
• 申請日: 2020-06-11
• 公開（公告）號: CN111834306A
• 公開（公告）日: 2020-10-27
• 發明（設計）人: 徐焰;姬忠禮;陳余
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/367;H01L25/07;H01L23/48;H01L23/535
• 代理公司: 暫無信息
• 代理人: 暫無信息

本申請涉及半導體裝置和包括該半導體裝置的電子設備。該半導體裝置包括：第一半導體層；第二芯片；導熱層，與所述第一半導體層和所述第二芯片層疊設置并且位于所述第一半導體層與所述第二芯片之間，用于在所述導熱層內傳導來自所述第一半導體層和/或所述第二芯片的熱量，所述導熱層在水平方向的導熱系數大于或等于在垂直方向的導熱系數,且大于所述第一半導體層的導熱系數；以及第一導電柱，貫穿所述導熱層，以使得所述第一半導體層與所述第二芯片通過所述第一導電柱實現電互連，其中所述第一導電柱與所述導熱層電絕緣，所述第一導電柱的延伸方向為所述垂直方向。采用該半導體裝置，可以降低局部熱點效應。

技術領域

本申請公開的實施例涉及半導體技術領域，更具體地涉及半導體裝置和包括該半導體裝置的電子設備。

背景技術

在集成電路的封裝過程中，半導體芯片可以接合至互連層或封裝基板等其他部件上，形成的封裝結構稱為三維集成電路(3D IC)。在3D IC中，散熱是一種挑戰。

在典型的3D IC(例如，基板上晶圓上的芯片(Chip-on-Wafer-on-Substrate，CoWoS)封裝)中，熱量可能聚集在芯片堆疊底部的內部區域中，從而導致明顯的局部溫度峰值(也稱熱點)。此外，由于高功耗芯片所產生的熱量而引起的熱點可能會對周圍的芯片產生熱串擾問題，從而對周圍芯片的性能和整個3D IC封裝的可靠性產生不利影響。這種以3DIC為例討論的局部熱點問題同樣廣泛存在于其他半導體芯片封裝結構(例如，2.5D IC封裝)中。

發明內容

本申請提供一種半導體裝置，用于在一定程度上解決半導體裝置中的局部熱點的問題。另外，本申請還提供了一種電子設備，該電子設備包括前述半導體裝置。

根據本申請公開的第一方面，提供了一種半導體裝置。該半導體裝置包括：第一半導體層；第二芯片；導熱層，與所述第一半導體層和所述第二芯片層疊設置并且位于所述第一半導體層與所述第二芯片之間，用于在所述導熱層內傳導來自所述第一半導體層和/或所述第二芯片的熱量，所述導熱層在水平方向的導熱系數大于或等于在垂直方向的導熱系數；以及第一導電柱，貫穿所述導熱層，以使得所述第一半導體層與所述第二芯片通過所述第一導電柱實現電互連，其中所述第一導電柱與所述導熱層電絕緣，所述第一導電柱的延伸方向為所述垂直方向，其中所述導熱層在水平方向的導熱系數大于所述第一半導體層的導熱系數。

第一半導體層和/或第二芯片在工作中可能產生熱量，并且熱量在水平方向上可能分布不均勻。由于導熱層與第一半導體層和第二芯片層疊設置并且導熱層在水平方向的導熱系數大于或等于在垂直方向的導熱系數，可以將熱量在水平方向上擴散開來，實現水平均熱的效果，從而減緩或消除局部熱點效應。此外，在導熱層中設置有第一導電柱，以實現第一半導體層與第二芯片的電互連。由于導熱層通常也是導電材料，通過將導熱層與第一導電柱進行電隔離，第一導電柱的電功能不會受到影響，確保半導體裝置可以正常工作。

在一些實施例中，所述導熱層上具有多個通孔，一個或多個所述第一導電柱貫穿一個所述通孔。

通孔和導電柱的數量可以根據芯片的具體要求來確定。通常而言，芯片之間的互連通過多個通孔來實現。導電柱的尺寸通常由半導體制造工藝以及芯片的尺寸、性能等決定。由于大孔徑的通孔更容易制造，成本更低。因此，為了降低導熱層的生產成本，可以使用能夠容納多個導電柱的通孔。在一些情況下，為了提升均熱性能，可以制造較小的通孔，從而盡可能保留導熱層。即，一個通孔僅容納一個導電柱。

在一些實施例中，所述導熱層與所述第一半導體層之間鍵合連接。

鍵合連接是一種無膠粘劑、無焊接層的連接，可以顯著降低導熱層與第一半導體層之間的熱阻，從而熱量可以通過導熱層在水平方向上快速擴展，提升均熱效果。

在一些實施例中，所述半導體裝置還包括絕緣材料，所述絕緣材料包覆所述導熱層的表面，所述第一導電柱還貫穿所述絕緣材料。