[發明專利]半導體結構及其形成方法

有效

• 申請號: 202010531156.8
• 申請日: 2020-06-11
• 公開（公告）號: CN113809010B
• 公開（公告）日: 2023-09-12
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 高靜

一種半導體結構及其形成方法，形成方法包括：提供基底，包括分立的器件單元區，器件單元區包括多個沿第一方向間隔排布的子器件區，子器件區的基底上形成有一個或多個堆疊的溝道疊層，溝道疊層沿第二方向延伸，沿第一方向位于相鄰子器件區的溝道疊層之間的基底作為邊界區；在邊界區的基底上，形成位于溝道疊層之間的介電墻；形成橫跨溝道疊層和介電墻的偽柵；在基底上形成覆蓋偽柵側壁的層間介質層；去除偽柵形成柵極開口，并通過柵極開口去除犧牲層，形成通槽，相鄰子器件區的通槽由介電墻隔離；對柵極開口和通槽進行填充，在子器件區上形成包圍介電墻露出的溝道層的器件柵極。本發明實施例有利于提升半導體結構的性能。

技術領域

本發明實施例涉及半導體制造領域，尤其涉及一種半導體結構及其形成方法。

背景技術

隨著半導體制造技術的飛速發展，半導體晶體管朝著更高的元件密度，以及更高集成度的方向發展，半導體工藝節點遵循摩爾定律的發展趨勢不斷減小。晶體管作為最基本的半導體晶體管目前正被廣泛應用，因此隨著半導體晶體管的元件密度和集成度的提高，為了適應工藝節點的減小，不得不斷縮短晶體管的溝道長度。

為了更好的適應晶體管尺寸按比例縮小的要求，半導體工藝逐漸開始從平面晶體管向具有更高功效的三維立體式的晶體管過渡，如全包圍柵極(Gate-all-around，GAA)晶體管，全包圍柵極晶體管包括垂直全包圍柵極晶體管和水平全包圍柵極晶體管。全包圍柵極晶體管中，柵極從四周包圍溝道所在的區域，與平面晶體管相比，全包圍柵極晶體管的柵極對溝道的控制能力更強，能夠更好的抑制短溝道效應。

發明內容

本發明實施例解決的問題是提供一種半導體結構及其形成方法，利于提高半導體結構的性能和工藝制程良率。

為解決上述問題，本發明實施例提供一種半導體結構的形成方法，包括：提供基底，包括分立的器件單元區，所述器件單元區包括多個沿第一方向間隔排布的子器件區，所述子器件區的基底上形成有一個或多個堆疊的溝道疊層，溝道疊層沿第二方向延伸，第二方向垂直于第一方向，每一個溝道疊層包括犧牲層和位于犧牲層上的溝道層，沿第一方向位于相鄰子器件區的溝道疊層之間的基底作為邊界區；在所述邊界區的基底上，形成沿第一方向位于溝道疊層之間的介電墻；形成橫跨所述溝道疊層和介電墻的偽柵；在所述基底上形成覆蓋所述偽柵側壁的層間介質層；去除所述偽柵形成柵極開口，并通過所述柵極開口去除犧牲層，形成通槽，相鄰所述子器件區的通槽由所述介電墻隔離；對所述柵極開口和通槽進行填充，在所述子器件區上形成包圍介電墻露出的溝道層的器件柵極。

相應的，本發明實施例還提供一種半導體結構，包括：基底，包括分立的器件單元區，所述器件單元區包括多個沿第一方向間隔排布的子器件區；溝道結構層，位于所述子器件區的基底上且與所述基底間隔設置，溝道結構層沿第二方向延伸，第二方向垂直于第一方向，所述溝道結構層包括一個或多個間隔設置的溝道層；沿第一方向，位于相鄰所述子器件區的溝道結構層之間的基底作為邊界區；介電墻，位于所述邊界區的基底上，且沿第一方向位于溝道結構層之間；位于所述子器件區的器件柵極，覆蓋所述子器件區的溝道結構層的部分頂部且包圍所述子器件區的溝道層；層間介質層，位于所述基底上且覆蓋所述器件柵極的側壁。

與現有技術相比，本發明實施例的技術方案具有以下優點：