[發(fā)明專(zhuān)利]數(shù)據(jù)處理裝置和控制方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010529457.7
• 申請(qǐng)日: 2020-06-11
• 公開(kāi)（公告）號(hào): CN112085155A
• 公開(kāi)（公告）日: 2020-12-15
• 發(fā)明（設(shè)計(jì)）人: 有泉政博
• 申請(qǐng)（專(zhuān)利權(quán)）人: 佳能株式會(huì)社
• 主分類(lèi)號(hào): G06N3/04
• 分類(lèi)號(hào): G06N3/04;G06N3/063
• 代理公司: 北京怡豐知識(shí)產(chǎn)權(quán)代理有限公司 11293
• 代理人: 遲軍;李艷麗

1.一種實(shí)現(xiàn)與包含多個(gè)層的神經(jīng)網(wǎng)絡(luò)對(duì)應(yīng)的計(jì)算的數(shù)據(jù)處理裝置，包括：

處理單元，其包括多個(gè)處理器，該多個(gè)處理器通過(guò)流水線處理順序地計(jì)算各個(gè)塊的數(shù)據(jù)，每個(gè)塊與一個(gè)層中的特征面的一部分對(duì)應(yīng)；以及

控制單元，用于基于所述神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)信息確定所述塊的數(shù)據(jù)的計(jì)算次序，并且向所述多個(gè)處理器發(fā)送控制所述計(jì)算次序的命令。

2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理裝置，

其中，所述命令包括指示將要為其計(jì)算數(shù)據(jù)的塊的信息。

3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)處理裝置，

其中，所述命令進(jìn)一步包括指定處理參數(shù)的信息，該處理參數(shù)指示針對(duì)所述塊的、由所述多個(gè)處理器使用的處理方法。

4.根據(jù)權(quán)利要求3所述的數(shù)據(jù)處理裝置，

其中，所述指定處理參數(shù)的信息包括指定所述神經(jīng)網(wǎng)絡(luò)中將要處理的層的信息。

5.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理裝置，

其中，所述多個(gè)處理器中的每一個(gè)具有能夠保持兩個(gè)或更多個(gè)所述命令的緩沖器。

6.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理裝置，

其中，所述控制單元同時(shí)向所述多個(gè)處理器中的每一個(gè)發(fā)送所述命令。

7.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理裝置，

其中，所述控制單元與所述多個(gè)處理器中的至少一個(gè)處理器的操作異步地向該至少一個(gè)處理器發(fā)送命令。

8.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理裝置，

其中，控制單元在總線上向所述多個(gè)處理器發(fā)送所述命令。

9.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理裝置，

其中，所述多個(gè)處理器中的每一個(gè)彼此異步地開(kāi)始各個(gè)塊的處理。

10.根據(jù)權(quán)利要求1至8中任意一項(xiàng)所述的數(shù)據(jù)處理裝置，進(jìn)一步包括：

緩沖器，其在所述多個(gè)處理器中的第一處理器和第二處理器之間提供，所述第一處理器的處理結(jié)果被傳送至所述第二處理器，所述緩沖器暫時(shí)地存儲(chǔ)所述處理結(jié)果。

11.根據(jù)權(quán)利要求1至8中任意一項(xiàng)所述的數(shù)據(jù)處理裝置，

其中，所述神經(jīng)網(wǎng)絡(luò)包含多個(gè)處理層，并且所述塊是所述多個(gè)處理層中的一個(gè)處理層。

12.根據(jù)權(quán)利要求11所述的數(shù)據(jù)處理裝置，

其中，所述多個(gè)處理層中的一個(gè)處理層具有多個(gè)包括至少一個(gè)卷積層的中間層。

13.根據(jù)權(quán)利要求11所述的數(shù)據(jù)處理裝置，

其中，所述控制單元在所述多個(gè)處理層的可處理的數(shù)據(jù)中，通過(guò)優(yōu)先處理離輸出層最近的處理層的數(shù)據(jù)來(lái)進(jìn)一步確定所述計(jì)算次序。

14.根據(jù)權(quán)利要求1至8中任意一項(xiàng)所述的數(shù)據(jù)處理裝置，

其中，所述處理單元是第一處理單元，以及

所述裝置進(jìn)一步包括：

第二處理單元，其包括多個(gè)處理器，該多個(gè)處理器通過(guò)流水線處理順序地計(jì)算各個(gè)塊的數(shù)據(jù)，每個(gè)塊與一個(gè)層中的特征面的一部分對(duì)應(yīng)，

其中，所述第一處理單元進(jìn)一步順序地計(jì)算所述神經(jīng)網(wǎng)絡(luò)的第一部分結(jié)構(gòu)中的特征面的數(shù)據(jù)，以及

所述第二處理單元進(jìn)一步順序地計(jì)算所述神經(jīng)網(wǎng)絡(luò)的第二部分結(jié)構(gòu)中的特征面的數(shù)據(jù)，所述第二部分結(jié)構(gòu)不同于所述第一部分結(jié)構(gòu)。

15.根據(jù)權(quán)利要求14所述的數(shù)據(jù)處理裝置，

其中，所述第一部分結(jié)構(gòu)的側(cè)輸出被輸入至所述第二部分結(jié)構(gòu)。