[發明專利]半導體裝置的制造方法

在審

• 申請號: 202010528987.X
• 申請日: 2020-06-11
• 公開（公告）號: CN112086359A
• 公開（公告）日: 2020-12-15
• 發明（設計）人: 林育樟;張添舜;陳思穎;聶俊峰;薛森鴻;張惠政
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/423;H01L21/8238;H01L27/092
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 謝強;黃艷

提供一種半導體裝置的制造方法。在一半導體基底上形成一虛置柵極。在此半導體基底的上方形成一層間介電質。注入一摻雜物于此層間介電質中。移除前述虛置柵極，并對前述層間介電質進行退火。所述注入與所述退火可以通過減少柵極介電質的厚度而致使通道阻值達到改善，以及可擴大金屬柵極的臨界尺寸。

技術領域

本發明實施例內容涉及一種半導體裝置及其制造方法，特別涉及一種可以增加柵極的金屬材料含量的半導體裝置及其制造方法，以增進所制得的半導體裝置的性能。

背景技術

半導體裝置是使用于各種不同的電子產品應用中，例如個人電腦、手機、數碼相機及其他電子設備(electronic equipment)。半導體裝置的制造通常按序通過沉積絕緣層或介電層、導電層及半導體層材料于一半導體基底上方，并利用光刻工藝(lithography)來對各種不同的材料層進行圖案化，以在半導體基底的上方形成電路部件及元件。

半導體工業經由不斷縮小最小特征部件尺寸(minimum feature size)，其容許更多的部件整合于一給定區域，而可不斷地改進各種不同電子部件(例如，晶體管、二極管、電阻器、電容器等等)的集成密度。然而，當最小特征部件的尺寸縮小時，也引發了待解決的其他問題。

發明內容

本發明的一些實施例提供一種半導體裝置的制造方法。此制造方法包括：在一半導體基底上形成一虛置柵極(dummy gate)；在此半導體基底的上方形成一層間介電質(ILD)；注入一摻雜物(dopant)于此層間介電質中；在注入前述摻雜物之后，移除前述虛置柵極；以及在移除前述虛置柵極之后，對此層間介電質進行一退火。

本發明的一些實施例又提供一種半導體裝置的制造方法。此制造方法包括：在一基底上形成一鰭片；在此鰭片的上方形成一虛置柵極；在此虛置柵極上形成一遮罩；以一流動式化學氣相沉積(flowable chemical vapor deposition，FCVD)在此鰭片以及此遮罩的上方形成一層間介電質；對此層間介電質進行紫外線固化(UV cure)；對此層間介電質進行第一退火(first anneal)；使此層間介電質與此遮罩的一頂面齊平；對此層間介電質進行第二退火(second anneal)；移除此遮罩；前述層間介電質與前述虛置柵極的一頂面齊平；對前述層間介電質進行一氮注入(nitrogen implantation)；移除前述虛置柵極；對前述層間介電質進行第三退火(third anneal)；在移除前述虛置柵極后所留下的一凹部(recess)中形成一柵極介電質；以及沉積一柵極電極(gate electrode)在前述柵極介電質的上方。

本發明的一些實施例提供一種半導體裝置，包括：具有一鰭片的一基底；在此基底上的一金屬柵極，其中此金屬柵極具有在金屬柵極的一頂面上測量而得的第一寬度(firstwidth)以及在金屬柵極的一底面上測量而得的第二寬度(second width)，使得前述第一寬度大于前述第二寬度，且此第一寬度相對于此第二寬度的一比例是在約110％至約115％之間；以及在前述鰭片上方的一層間介電質，且此層間介電質的一頂面與此金屬柵極的一頂面齊平，其中此層間介電質是以氮摻雜至此層間介電質的一垂直厚度的約37.5％至約62.5％之間的深度。

附圖說明

通過以下的詳細描述配合說明書附圖，可以更加理解本發明實施例的內容。需強調的是，根據產業上的標準慣例，許多部件(feature)并未按照比例繪制。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。

圖1是根據本發明一些實施例的鰭式場效晶體管(FinFET)的立體圖。