[發明專利]一種增強檢錯能力的內存安全校驗方法

在審

• 申請號: 202010526205.9
• 申請日: 2020-06-09
• 公開（公告）號: CN111752747A
• 公開（公告）日: 2020-10-09
• 發明（設計）人: 韓英;曾為民;李向宏
• 申請（專利權）人: 山東華翼微電子技術股份有限公司
• 主分類號: G06F11/10
• 分類號: G06F11/10
• 代理公司: 濟南竹森知識產權代理事務所(普通合伙) 37270
• 代理人: 呂利敏

一種增強檢錯能力的內存安全校驗方法，包括：1)根據信息碼長度選擇匹配的CRC2生成式，根據模2運算中的模2除法，所選擇的生成式要能整除xⁿ+1，其中，n為碼字總位數；2)對所選擇的CRC2生成式進行并行算法設計實現；3)數據在總線中傳輸時使用隨機數進行同步掩碼；4)數據存儲時帶CRC2校驗：訪問數據時若數據寫入時產生的CRC2校驗值和數據讀出時產生的CRC2校驗值不同，則自動產生報警信號。本發明無操作延遲，不需要額外的硬件空間存儲查找表，適合對每個最小的存儲單元進行校驗，即，可以對每一個字節的改變都觸發實時校驗，達到最高的檢測精度。

技術領域

本發明公開一種增強檢錯能力的內存安全校驗方法，屬于內存安全校驗的技術領域。

背景技術

存儲安全指在數據保存上確保完整、可靠和有效調用，既包括存儲設備自身的可靠性和可用性(設備安全)，也包括保存在存儲設備上數據的邏輯安全(應用安全)。

在抵抗攻擊者攻擊的時候，尤其是抵抗來自硬件的攻擊時，必須依賴于硬件的平臺來解決此類問題，從而使存儲系統中的數據得到機密性和完整性的保護。為了尋求最為效的保護措施必須從系統的結構入手。數據的機密性完全依賴于加密，但必須要注意的是當存儲器中的數據被加密的時候，要盡最大努力減小加密時所帶來的延遲。而完整性則必須能夠應對各種方式的篡改攻擊，必須依靠校驗技術來與之相對抗。

如上所述，主存的安全電路必須具備自我檢測功能：在讀取數據時能夠檢測出失配誤差，并及時報告給系統。差錯控制檢測的基本原理是冗余校驗技術。

現有常規的自我檢測方法是對于內存的讀寫常用奇偶校驗，因為它的校驗速度快，編碼效率高，不限制信息位長度，簡單經濟。奇偶校驗編碼通過增加一位校驗位來使編碼中1的個數為奇數(奇校驗)或者為偶數(偶校驗)，從而使碼距變為2。然而，所述奇偶校驗能夠檢測奇數個錯，不能發現偶數個錯，無糾錯能力，也不能檢知連續多位的突發性誤碼，故檢錯能力有限，差錯漏檢率較高(≈1/2)。隨著信息科技日新月異的發展，該校驗方法越來越難以滿足信息安全的需求。

針對上述技術問題，現有技術會用到循環冗余碼校驗(Cyclical RedundancyCheck)，CRC，是運用余數及除法的原理來進行錯誤偵測的。CRC的特點是：檢錯能力極強，資源占用少，易于用編碼器及檢測電路實現。最重要的是，其檢錯能力以及自身的安全性都符合安全嵌入式系統的要求。一般情況下，CRC校驗的失敗幾率僅有0.0047％的概率。從內存開銷和系統性能上來考慮，均優于其它的校驗方法，比如算術和校驗或奇偶校驗等方式。CRC國際標準編碼方式為CRC4、CRC8、CRC12、CRC16、CRC32，應用于各種數據通信網絡中。校驗位越多，檢錯糾錯能力越強，但冗余空間的需求也越大。

另外，CRC的串行數據輸入計算常用一個線性反饋移位寄存器(LFSR)來實現。串行電路優點是電路簡單，但每個時鐘脈沖只完成1個bit的計算，大大影響數據傳輸速率，不適合高速并行的內存數據讀寫。CRC實際應用中大多都采用并行計算方式實現。目前已有的并行算法常用于國標的CRC16、CRC32，并行度常為8bit并行，這些典型的編碼方式皆不適合系統資源緊湊的嵌入式系統內存校驗。

除上述情形之外，本技術領域還公開了以下相關專利文獻：

中國專利文獻CN102739258A中，使用查找表計算循環冗余校驗碼，需要額外的硬件空間存儲查找表。中國專利文獻CN104598342B中，對一段內存采用旁路的CRC校驗，寫入、讀出時需要分別提取兩個校驗碼，才能進行比較是否異常，因此，該方法并不適合對每個內存存儲單元進行單獨校驗。整個數據報文的校驗碼是分批次處理的，不能在一個時鐘脈沖內提取。中國專利文獻CN109299938A中，采用帶隨機掩碼的加密算法對內存進行加密，硬件開銷較大。該方法需要多個時鐘脈沖才能完成加密，影響內存數據的訪問速度，而且該方法未涉及對總線的防護。

綜上，針對內存安全校驗依然存在以下技術問題：