[發明專利]一種低漏電的用于低壓ESD防護的可控硅整流器

有效

• 申請號: 202010522705.5
• 申請日: 2020-06-10
• 公開（公告）號: CN111668209B
• 公開（公告）日: 2022-03-15
• 發明（設計）人: 劉志偉;鄒柯鵬;杜飛波;劉繼芝
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/06
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 甘茂

本發明屬于電子技術領域，涉及靜電放電(ESD)保護電路的設計，具體提供一種低漏電的用于低壓ESD防護的可控硅整流器，用以克服傳統DCSCR在基于局部IO端口的ESD防護架構下會產生較大的漏電和靜態功耗的問題。本發明通過在器件內部嵌入一個PMOS開關，能夠在非常緊湊的版圖面積下，實現動態的觸發電壓；具體來說，當ESD脈沖來臨時，PMOS開關導通，此時器件能夠在很低的電壓下及時觸發開啟；而在芯片正常工作時，PMOS開關斷開，此時觸發路徑中反偏PN結的存在使得器件的觸發電壓大幅度提高，因而能夠在電源電壓下實現很低的直流漏電流。綜上，本發明所提出的器件結構能夠在滿足先進的低壓ESD防護需求的基礎上大幅減小靜態功耗，同時維持非常緊湊的版圖布局。

技術領域

本發明屬于電子技術領域，具體涉及靜電放電(ESD：Electro-Static discharge)保護電路的設計，尤其指一種二極管直連觸發的可控硅整流器(Direct-ConnectedSilicon-Controlled Rectifier簡稱DCSCR)；具體為一種低漏電的用于低壓ESD防護的可控硅整流器(Low lea kageDirect-Connected Silicon-Controlled Rectifie簡稱LLDCSCR)。

背景技術

當兩個帶有不同電勢的物體相互靠近或接觸時，往往會產生電荷的轉移現象，而這種現象稱之為靜電放電(Electro-Static discharge，簡稱ESD)現象。由于ESD現象會影響芯片的工作狀態，因此提出了相應的ESD防護技術，同時應用于芯片的生產和運輸中。片上芯片的防護往往通過引腳與引腳之間引入防護電路來達到相應的防護能力；因此為了適用于各種設計芯片的要求，不同的ESD防護器件(SCR，GGNMOS，diode)得到了發展。而隨著工藝尺寸的逐漸變小，柵氧化層的擊穿電壓也隨之變小，這使得ESD防護的窗口也隨之變窄，從而大大增大了設計的難度。

針對設計要求的提高(即需要低觸發，以及相對高的維持電壓)提出了DCSCR，通過兩個二極管輔助SCR的開啟實現電流的放電。如圖1所示為傳統的DCSCR器件結構，該DCSCR器件由二極管觸發部分和SCR電流泄放部分構成；其中，P型重摻雜區131、N型阱區130、N型重摻雜區132構成一個二極管，P型重摻雜區141、P型阱區140、N型重摻雜區142構成一個二極管，兩個二極管經金屬線150串聯構成器件觸發部分；P型重摻雜區131、N型阱區130、P型阱區140、N型重摻雜區142構成SCR電流泄放部分；且上述重摻雜區之間通過淺溝槽隔離；DCSCR器件的P型阱區140在水平方向上與N型阱區130、N型阱去區160相鄰且被N型阱區130和N型阱區160構成的環所包圍，P型阱區140在縱向方向上又被N型深阱區120將其與P型襯底110相隔離；所述P型重摻雜區131與PAD1相連，作為DCSCR器件的陽極(Anode，簡稱A)；所述N型重摻雜區142與PAD2相連，作為DCSCR器件的陰極(Cathode，簡稱C)。然而傳統DCSCR結構通常用于如圖2所示的基于電源軌的全芯片ESD防護架構下，但是在一些ESD設計要求中只能使用到如圖3所示的基于局部IO端口的ESD防護架構；而在該架構下使用DCSCR結構用于ESD防護，將會由于DCSCR觸發特性，使得在電路正常工作時，DCSCR很容易就開啟，致使雖然泄放通路很短能很快實現快速泄放電流，但這會產生較大的漏電和靜態功耗；而要想減小漏電可以通過堆疊DCSCR，而這樣將會提高器件的占用面積以及觸發電壓。

基于此，本發明提出了一種低漏電的用于低壓ESD防護的可控硅整流器，在如圖3所示的基于局部IO端口的ESD防護架構下，同時具有低壓與低漏電的特性。

發明內容

本發明的目的在于提供一種新型低漏電的用于低壓ESD防護的可控硅整流器，在維持低觸發電壓的特性的前提下，進一步降低了漏電。本發明通過內部結構設計，在器件內部引入一個PMOS管輔助觸發SCR，同時通過將柵連接于VDD達到控制漏電的作用；在基于局部IO端口的ESD防護架構下，用于IO到GND，利用VDD做為開關控制的三端器件。

為實現上述目的，本發明采用的技術方案如下：