[發明專利]一種基于FPGA的比幅測角系統及方法

在審

• 申請號: 202010514040.3
• 申請日: 2020-06-08
• 公開（公告）號: CN111751782A
• 公開（公告）日: 2020-10-09
• 發明（設計）人: 張天明;王晨;付雷
• 申請（專利權）人: 西安思丹德信息技術有限公司
• 主分類號: G01S3/12
• 分類號: G01S3/12;G01S3/28
• 代理公司: 西安通大專利代理有限責任公司 61200
• 代理人: 王艾華

本發明公開了一種基于FPGA的比幅測角系統，包括多波束天線、模數轉換芯片和FPGA芯片，在FPGA芯片中內置有存儲器ROM；多波束天線的每個通道各連接一個模數轉換芯片，模數轉換芯片與FPGA芯片連接。本發明還公開了其實現方法，每個通道的天線采集到的模擬信號經過AD轉換為數字信號后傳給FPGA，FPGA先計算出每個通道內信號的幅度，然后找出幅度最大的相鄰三個通道的幅度值，基于最大幅度通道的通道號調用存儲器中的通道參數，再根據測角模式調用讀幅度的自然對數值，根據響應公式計算出目標到達角。采用了FPGA芯片時延低，并行處理速度快，同時運用存儲器ROM存放需要修改的參數文件，并且方便在不同的地理位置場合校正測角值，提高調試效率，易于程序后期的維護。

技術領域

本發明屬于比幅測角技術領域，特別涉及一種基于FPGA的比幅測角系統及方法。

背景技術

目前，比幅測角技術用于多波束陣列天線系統中，陣列天線是由許多相同的單個天線按一定規律排列組成的天線系統，比幅測角技術是通過比較陣列天線系統中相鄰的兩個或三個窄波束所接收到的信號幅度，按照一定的計算方法計算出目標到達角的技術。

目前在工程實現中，大多采用DSP平臺實現比幅測角算法；但是，由于通道比較多，采集的數據量也比較大，DSP的處理能力有限，所以采用基于DSP計算比幅測角時，目標數量較少時可行，如果同時出現的目標較多時，則計算出目標到達角的時延會增大，甚至會丟失部分目標數據。此外，由于多波束陣列天線系統在不同的工作環境以及地理位置下，每個通道內的接收增益及幅度特性等會發生變化，需要在實際工作地點實時進行校正，反復測試調整各項參數，過程比較費時費力；因此，在該系統中使用DSP平臺進行測角運算滿足不了系統的使用要求。

發明內容

本發明的目的在于提供一種基于FPGA的比幅測角系統及方法，能夠有效地解決在多陣列天線系統中，當同時有多個目標出現時，實時準確地計算出目標到達角的問題。

本發明是通過以下技術方案來實現：

一種基于FPGA的比幅測角系統，包括多波束天線、模數轉換芯片和FPGA芯片，在FPGA芯片中內置有存儲器ROM；

多波束天線的每個通道各連接一個模數轉換芯片，模數轉換芯片與FPGA芯片連接，模數轉換芯片用于將采集到的模擬信號轉換為數字信號，FPGA芯片用于計算目標到達角。

進一步，FPGA芯片采用Xilinx的XC7VX690TFFG1927-2I。

進一步，存儲器ROM包括第一存儲器ROM0和第二存儲器ROM1，第一存儲器ROM0用于存儲通道參數，通道參數包括比例系數K值、軸向角和補償角對應的值；

第二存儲器ROM1用于存儲幅度的自然對數值。

進一步，當通道數為48個時，第一存儲器ROM0設有192個地址，地址0～48用于存儲m_a(n)*100*2¹⁶對應的值，地址49～97用于存儲c_a(n)*100*2¹⁶對應的值，地址97～144用于存儲1/(2k(n)*θ₀)*100*2⁴對應的值，地址145～192用于存儲1/(4k(n)*θ₀)*100*2⁴對應的值；

其中，m_a(n)表示通道n的軸向角，c_a(n)表示通道n的補償角，k(n)表示通道n的比例系數，θ₀表示通道間隔。

進一步，第二存儲器ROM1設有4096個地址，用于存儲擴大2¹²倍的ln1～ln4096。

6、一種基于FPGA實現的比幅測角方法，包括以下步驟：