[發明專利]半導體結構、集成芯片及其制造方法

在審

• 申請號: 202010513477.5
• 申請日: 2020-06-08
• 公開（公告）號: CN112750813A
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 郭俊聰;盧玠甫
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/06
• 分類號: H01L27/06;H01L21/822
• 代理公司: 南京正聯知識產權代理有限公司 32243
• 代理人: 顧伯興

1.一種集成芯片，其特征在于包括：

襯底；

電阻層，上覆在所述襯底之上；

電阻器結構，上覆在所述襯底之上，其中所述電阻器結構包括：

所述電阻層的電阻器區段；

上覆在所述電阻器區段之上的導電結構；及

封閉所述電阻器結構的環結構，其中所述環結構從所述導電結構上方的第一點連續延伸到所述電阻層的底表面下方的第二點。

2.根據權利要求1所述的集成芯片，其中所述環結構包括：

導電體，環繞所述電阻層的所述電阻器區段；及

介電襯墊，沿著所述導電體的側壁設置，以將所述導電體與所述電阻層分開，其中所述導電體及所述介電襯墊延伸穿過所述電阻層。

3.根據權利要求2所述的集成芯片，還包括：

直接上覆在導線之上的導通孔，其中所述導通孔從所述第一點連續延伸到所述第二點，其中所述導通孔從所述環結構橫向偏移非零距離；且

其中所述電阻層從所述介電襯墊連續延伸到所述導通孔，使得所述電阻層橫向封閉所述導通孔。

4.一種半導體結構，其特征在于包括：

襯底；

電阻層，上覆在所述襯底之上；

電阻器結構，上覆在所述襯底之上，其中所述電阻器結構包括所述電阻層的電阻器區段、上覆在所述電阻器區段之上的接觸結構及上覆在所述接觸結構之上的介電結構；及

隔離結構，連續包繞所述電阻器區段的外周邊，其中所述隔離結構包括導電體及沿著所述導電體的相對側壁延伸的第一襯墊。

5.根據權利要求4所述的半導體結構，其中所述隔離結構連續延伸穿過所述電阻層的厚度。

6.根據權利要求4所述的半導體結構，其中所述電阻層的厚度小于所述接觸結構的厚度。

7.一種形成集成芯片的方法，其特征在于包括：

在襯底之上沉積電阻層，其中所述電阻層包含第一材料；

在所述電阻層之上形成導電結構，其中所述導電結構包含不同于所述第一材料的第二材料；

在所述導電結構之上形成層間介電結構；

對所述層間介電結構及所述電阻層進行圖案化以界定多個通孔開口及環結構開口，使得所述環結構開口橫向封閉所述電阻層的電阻器區段，其中所述環結構開口從所述層間介電結構的上表面延伸到所述電阻層下方的點；

在所述多個通孔開口中形成多個導通孔；及

在所述環結構開口內形成環結構。

8.根據權利要求7所述的方法，其中形成所述多個導通孔及所述環結構包括：

形成介電襯墊，所述介電襯墊至少部分地對所述多個通孔開口及所述環結構開口進行襯里；

在所述多個通孔開口及所述環結構開口中沉積導電材料；及

在所述導電材料中執行平坦化工藝，從而在所述環結構開口中界定導電體，且在所述多個通孔開口中界定所述多個導通孔，其中所述環結構包括所述介電襯墊及所述導電體，使得所述介電襯墊將所述導電體與所述電阻層的所述電阻器區段分開。

9.根據權利要求8所述的方法，其中所述導通孔及所述環結構同時形成。

10.根據權利要求7所述的方法，其中形成所述導電結構的工藝包括：

在所述電阻層之上沉積導電層；

在所述導電層之上沉積介電層；

在所述介電層及所述導電層上執行干法刻蝕工藝，從而在所述導電層之上界定介電結構；及

在所述導電層上執行濕法刻蝕工藝，從而界定所述導電結構，使得所述介電結構的寬度大于所述導電結構的寬度。