[發明專利]圖像傳感器及其制作方法

在審

• 申請號: 202010506725.3
• 申請日: 2020-06-05
• 公開（公告）號: CN113764444A
• 公開（公告）日: 2021-12-07
• 發明（設計）人: 趙立新;張浩然;鄭展
• 申請（專利權）人: 格科微電子（上海）有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提供一種圖像傳感器及其制作方法，其中，所述圖像傳感器包括至少一像素單元，所述像素單元中利用多晶硅柵極結構和位于所述多晶硅柵極結構兩側的介質層側壁形成電學隔離區域，所述電學隔離區域包括：光電二極管與高濃度源漏摻雜區之間，或者高濃度源漏摻雜區域與襯底接觸之間，或者高濃度源漏摻雜區之間。本發明提供的技術方案可以同時消除淺溝槽隔離的界面缺陷問題，滿足反型摻雜隔離的面積需求。

技術領域

本發明涉及圖像傳感器技術領域，尤其涉及一種圖像傳感器及其制作方法。

背景技術

現有的圖像傳感器主要包括像素陣列、時序控制、模擬信號處理以及模數轉換等模塊，其中像素陣列是實現光電轉換功能的核心部分。像素陣列是由一定數量的像素單元組成，像素單元通常包括感光區(包括光電二極管)與其它有源區，這些有源區包括MOS管的源漏端(如復位晶體管，行選擇晶體管，信號放大器，控制開關晶體管等MOS管的源漏端以及襯底接觸的位置)。感光區、有源區、有源區相互間需要淺溝槽或者離子摻雜來實現隔離。

多年以來，大量的研究集中在淺溝槽隔離以及反型摻雜隔離兩種方法上。現有的圖像傳感器中實現感光區與其它有源區的隔離的方法大致分為兩種：

(1)通過淺溝槽工藝進行隔離：在隔離區刻蝕出一定深度的溝槽，并在相應位置填充氧化物，通過氧化物來進行感光區、有源區、有源區相互間的隔離。淺溝槽隔離法隔離能力強，但是會引入氧化層與Si襯底的界面，導致器件暗電流的增加。

(2)通過反摻雜實現隔離：在需要隔離的位置引入反型摻雜離子，形成反向PN結。反型摻雜隔離可以避免淺溝槽隔離法中界面缺陷相關的器件暗電流的增加。但是，如果反型摻雜區和有源區太近，會導致PN結高電場相關的漏電。為了保持安全電場的距離，設計上需要較大的尺寸，該理念不符合當前像素設計尺寸越來越小的技術發展趨勢。而且感光區、有源區、反型隔離區等摻雜工藝存在摻雜區域尺寸、對準精度的工藝不穩定，從而影響器件性能的穩定性。

至今為止，仍然沒有一種高效的方法能夠同時解決上述兩種方法的弊端。

另外，隨著像素單元技術的不斷發展，像素單元尺寸從1.75um降至 1.12um、1.0um甚至更低，同時隨著智能電子產品多攝的流行，市場規模快速增長，產品的年出貨量甚至達到了50億顆。為了實現越來越小尺寸的像素設計，需要壓縮現有摻雜區域的尺寸，或采用更先進的工藝，一者會導致器件性能的工藝穩定性變差，一者會大幅增加工藝成本。同時，摻雜區域尺寸的縮小，對光刻工藝的精度要求進一步提高，否則會導致有源區無法完全覆蓋接觸孔的風險增加，從而無法消除接觸孔工藝帶來的損傷。

因此需要一種高性能的感光區、有源區、有源區相互間的隔離技術。

發明內容

本發明的目的在于提供一種圖像傳感器像素單元中隔離的方法，解決現有技術中圖像傳感器中感光區、有源區、有源區相互間的隔離問題。

為了解決上述技術問題，本發明提供了一種圖像傳感器，所述圖像傳感器包括至少一像素單元，所述像素單元中利用多晶硅柵極結構和位于所述多晶硅柵極結構兩側的介質層側壁形成電學隔離區域，所述電學隔離區域包括：光電二極管與高濃度源漏摻雜區之間，或者高濃度源漏摻雜區域與襯底接觸之間，或者高濃度源漏摻雜區之間。

優選地，所述多晶硅柵極結構和位于所述多晶硅柵極結構兩側的介質層側壁適于作為后續工藝中進行高濃度源漏摻雜，襯底接觸摻雜或/和接觸孔刻蝕時的自對準窗口，使高濃度源漏摻雜與接觸孔刻蝕工藝窗口自對準，襯底接觸與接觸孔刻蝕工藝窗口自對準。

優選地，在所需隔離的高濃度源漏摻雜區之間或/和所述高濃度源漏摻雜區與所述襯底接觸之間，所述多晶硅柵極結構為完全包圍或半包圍結構，以圍住或者半包圍住所述所述高濃度源漏摻雜區或所述襯底接觸。

優選地，所述多晶硅柵極結構兩側的介質層側壁與所述像素單元中的其它的相鄰晶體管柵極的側壁合并，以在所需隔離的晶體管源極，漏極或襯底接觸位置形成包圍隔離。