[發明專利]半導體結構的制造方法

在審

• 申請號: 202010501050.3
• 申請日: 2020-06-04
• 公開（公告）號: CN111613530A
• 公開（公告）日: 2020-09-01
• 發明（設計）人: 盧俊瑋;董宗諭;賈濤
• 申請（專利權）人: 合肥晶合集成電路有限公司
• 主分類號: H01L21/308
• 分類號: H01L21/308;H01L21/027;H01L21/033
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

1.一種半導體結構的制造方法，其特征在于，包括：

提供前端器件層，并在所述前端器件層上形成目標刻蝕層；

在所述目標刻蝕層上形成硬掩模疊層，所述硬掩模疊層包括依次形成在所述目標刻蝕層上的非定形碳層、抗反射介電層及光刻膠層；

圖案化所述硬掩模疊層以定義出溝槽圖案；

刻蝕所述目標刻蝕層形成溝槽以暴露出部分所述前端器件層。

2.根據權利要求1所述的半導體結構的制造方法，其特征在于，圖案化所述硬掩模疊層的過程包括：

圖案化所述光刻膠層，停止在所述抗反射介電層；

以圖案化的所述光刻膠層為掩模，刻蝕所述抗反射介電層，在所述抗反射介電層定義出溝槽圖案；

以所述抗反射介電層為掩模，刻蝕所述非定形碳層，將所述溝槽圖案轉移至所述非定形碳層。

3.根據權利要求1所述的半導體結構的制造方法，其特征在于，所述抗反射介電層和所述光刻膠層之間還形成有底部抗反射層。

4.根據權利要求1所述的半導體結構的制造方法，其特征在于，所述目標刻蝕層為介電層。

5.根據權利要求4所述的半導體結構的制造方法，其特征在于，所述目標刻蝕層的材料包括SiOC。

6.根據權利要求1所述的半導體結構的制造方法，其特征在于，所述前端器件層與所述目標刻蝕層之間形成有第一刻蝕停止層，所述目標刻蝕層和所述硬掩模疊層之間形成有第二刻蝕停止層。

7.根據權利要求6所述的半導體結構的制造方法，其特征在于，所述第一刻蝕停止層的材料包括NDC，第二刻蝕停止層的材料包括TEOS。

8.根據權利要求1所述的半導體結構的制造方法，其特征在于，所述非定形碳層的厚度范圍為

9.根據權利要求1所述的半導體結構的制造方法，其特征在于，形成溝槽后還包括：

在所述溝槽內填充金屬形成金屬層。

10.根據權利要求9所述的半導體結構的制造方法，其特征在于，所述前端器件層通過接觸孔與所述金屬層連接。