[發明專利]一種全橋IGBT驅動電路及其實現方法

有效

• 申請號: 202010500180.5
• 申請日: 2020-06-04
• 公開（公告）號: CN111614240B
• 公開（公告）日: 2021-07-23
• 發明（設計）人: 崔士軍;張立偉;徐凱;劉蘭兵
• 申請（專利權）人: 積成電子股份有限公司
• 主分類號: H02M1/088
• 分類號: H02M1/088;H02M1/38
• 代理公司: 北京久維律師事務所 11582
• 代理人: 邢江峰

1.一種全橋IGBT驅動電路，其特征在于，所述驅動電路包括：

合閘驅動電路以及分閘驅動電路；

所述合閘驅動電路包括兩個輸入串聯的驅動隔離芯片，其中合閘驅動電路的一個驅動隔離芯片的一個輸入端連接單片機的一個IO接口的控制信號CPU_LTRP_HCLS_CTR，另一個輸入端連接合閘驅動電路的另一個驅動隔離芯片的一個輸入端，合閘驅動電路的另一個驅動隔離芯片的另一個輸入端連接單片機的另一個IO接口的控制信號CPU_HTRP_LCLS_CTR，合閘驅動電路的兩個驅動隔離芯片的驅動信號輸出端分別連接控制合閘操作的兩個IGBT的控制引腳；

所述分閘驅動電路包括兩個輸入串聯的驅動隔離芯片，其中分閘驅動電路的一個驅動隔離芯片的一個輸入端連接單片機的一個IO接口的控制信號CPU_HTRP_LCLS_CTR，另一個輸入端連接分閘驅動電路的另一個驅動隔離芯片的一個輸入端，分閘驅動電路的另一個驅動隔離芯片的另一個輸入端連接單片機的控制信號CPU_LTRP_HCLS_CTR，分閘驅動電路的兩個驅動隔離芯片的驅動信號輸出端分別連接控制分閘操作的兩個IGBT的控制引腳；

其中，單片機的兩個控制信號CPU_LTRP_HCLS_CTR以及CPU_HTRP_LCLS_CTR分別經過限流電阻連接驅動隔離芯片輸入端；

所述兩個控制信號CPU_LTRP_HCLS_CTR以及CPU_HTRP_LCLS_CTR一個為低電平一個為高電平時，合閘驅動電路以及分閘驅動電路的其中一個輸出驅動信號，全橋動作；當所述兩個控制信號CPU_LTRP_HCLS_CTR以及CPU_HTRP_LCLS_CTR電平高低不同且同時翻轉時，合閘驅動電路以及分閘驅動電路的另一個輸出驅動信號，全橋的輸出電壓翻轉；

合閘驅動電路的兩個驅動隔離芯片的兩個分別連接所述控制信號的輸入端子還具有跨接的第一電容，第一電容的端子連接在相應的限流電阻和與所述相應的限流電阻連接的驅動隔離芯片輸入端子之間的連接點處，并且第一電容與相應的限流電阻構成延時電路；分閘驅動電路的兩個驅動隔離芯片的兩個分別連接所述控制信號的輸入端子還具有跨接的第二電容，第二電容的端子連接在相應的限流電阻和與所述相應的限流電阻連接的驅動隔離芯片輸入端子之間的連接點處，并且第二電容與相應的限流電阻構成延時電路。

2.根據權利要求1所述的一種全橋IGBT驅動電路，其特征在于，所述合閘驅動電路的電路結構如下：

單片機IO接口1通過控制信號CPU_LTRP_HCLS_CTR信號線連接限流電阻R809，限流電阻R809另一端連接驅動隔離芯片U801的第1引腳，驅動隔離芯片U801的第3、4、5引腳分別連接CLS_HV-信號端、CLS_HO信號端以及CLS_HV+信號端，CLS_HV-信號端與CLS_HV+信號端之間并聯有電容C801以及C802，CLS_HO信號端為驅動信號輸出端；

單片機IO接口2通過控制信號CPU_HTRP_LCLS_CTR信號線連接限流電阻R810，限流電阻R810另一端連接驅動隔離芯片U804的第2引腳，U804的第3、4、5引腳分別連接DC380V_C-信號端、CLS_LO信號端以及DBR_LV+信號端，DC380V_C-信號端與DBR_LV+信號端之間并聯有電容C804以及C805，CLS_LO信號端為驅動信號輸出端；

第一電容為電容C803，限流電阻R809與驅動隔離芯片U801的第1引腳的連接點連接電容C803的一端，限流電阻R810與驅動隔離芯片U804的第2引腳的連接點連接電容C803的另一端，驅動隔離芯片U801的第2引腳連接驅動隔離芯片U804的第1引腳。